数字系统实验—第11-12周任务—硬件语言描述训练3

• 任务书（18级在家实验，可能不同）
• • 0．简介
  • 1. 认识数据存储芯片HM62256、IP核、LPM开发流程和平台
  • • 实操：C级任务（80%）
    • 实操：B级任务（90%）
    • 实操：A级任务（100%）
  • 2. IIC串行总线时序分析
  • • 实操：S级任务（110%）
  • 3. 提交
• 数字系统实验——硬件语言描述训练3
• • 一、C级任务
  • • 1、 设计HM62256测试电路并对其仿真验证
    • 2、 依据上述HM62256的功能，定制开发一个1-port RAM的IP核
  • 二、B级任务
  • • 1、 html文件波形分析（html波形图）
    • 2、 仿真验证
  • 三、A级任务
  • 四、S级任务
  • • 1、阅读AT24C02并理解图A IIC总线读取任意地址数据的时序
    • 2、利用proteus仿真51单片机读取非易失存储器24C02C，掌握读写操作
    • 3、对应示波器波形如下：
    • 4、VHDL设计基于IIC总线的读取非易失存储器24C02C任意地址数据的接口电路

代码链接：pan.baidu.com/s/1JUZ_bwErDEXyXpPPo8H5FA
提取码：82i5

任务书（18级在家实验，可能不同）

0．简介

理解IP核和LPM库开发流程、数据存储HM62256、RAM和FIFO的IP核、分层次编写VHDL完成FPGA片内外数据存储验证。
分层次编写VHDL完成FPGA片内外数据存储，验证平台，IIC总线读写与非易失存储（可选）。

1. 认识数据存储芯片HM62256、IP核、LPM开发流程和平台

时间：
1至2周
步骤：
阅读课程平台上“VHDL语言描述训练3”，掌握LPM开发流程。
阅读理解手册HM62256.PDF中的概述、引脚定义、框图、功能表、读写操作与参数表。
课程平台上下载资料。

实操：C级任务（80%）

1. 设计HM62256测试电路并对其仿真验证。
   ① 认真阅读HM62256的数据手册。
   ② 新建Proteus工程，添加器件HM62256、开关、电阻、LED_YELLOW、电源、地线、三态门74HCT244，并设计好HM62256的功能验证电路。
   ③ 参考电路如下图1
   ④ 仿真验证实现HM62256的读写功能，记录操作步骤和实验结果。
   ⑤ 测试电路设计要求：地址线4位、数据线8位，数据输出部分的总线设计。

2. 阅读教材P205“参数化只读存储器”，依据上述HM62256的功能，定制开发一个1-port RAM的IP核。
   ① 分析并说明生成目录下的html波形 告
   ② 仿真验证其读写功能，记录波形图并说明。

实操：A级任务（100%）

在B级任务的基础上，VHDL编程设计专门状态机与2片异步FIFO来实现乒乓操作。
要求：仿真时设置写时钟频率为40MHz（25ns），读时钟频率为10MHz（100ns）。
乒乓操作是1种常常用于数据流控制的处理技巧，通过乒乓操作可以实现低速模块处理高速数据。数据缓冲模块可以是任何存储模块，这里使用的是FIFO。但是利用2个深度短FIFO相互切换，需要设计复杂的切换控制电路来保证数据不丢失。
操作过程，仅供参考，如下：
首先对第一个FIFO进行写操作，当第一个FIFO写满之后，切换到第二个FIFO进行写操作，同时对第一个FIFO进行读操作；在第二个FIFO写满之前，第一个FIFO早已读取完毕，此时再次对第一个FIFO进行写操作，同时对第二个FIFO进行读操作，两个FIFO按照一定节拍在读写之间转换，周而复始。

2. IIC串行总线时序分析

时间：
1周

实操：S级任务（110%）

借助proteus里的AT24C02C、示波器、IIC终端， 设计单片机（已提供HEX）主机电路发送单字节数据到24C02C的电路，并分析 IIC一帧完整波形。
步骤：
① 阅读AT24C0X手册功能说明，理解如图A所示IIC总线读取任意地址数据的时序。

验证步骤如下：
①首先将控制地址开关打到3（可变），将控制输入数据的开关打到01010101（可变），闭合控制四个74HCT244使能OE的开关，将62256的状态置为等待状态（OE、WE均无效）；
②开始运行，将62256的WE置为有效状态（此时写入62256），接着将WE置为无效，再将74HCT244的OE信 置为无效状态后使62256的OE信 有效（此时从62256的3地址处读处刚存入的数据）；
③此时可以看到LED显示01010101的信 ：

1、 html文件波形分析（html波形图）

2、 仿真验证

三、A级任务

在B级任务的基础上，VHDL编程设计专门状态机与2片异步FIFO来实现乒乓操作。
仿真时设置写时钟频率为40MHz（25ns），读时钟频率为10MHz（100ns）；

2、利用proteus仿真51单片机读取非易失存储器24C02C，掌握读写操作

4、VHDL设计基于IIC总线的读取非易失存储器24C02C任意地址数据的接口电路

尝试着使用计数的方法参考 上普通iic的VHDL去实现去实现接口电路，但是却一直未能仿真出结果，代码附在源码包中；

电路：