目录
1、码制的表示
2、浮点数的表示
3、校验码
4、CPU组成
5、CISC与RISC
6、流水线技术
7、局部性原理
8、常见存储器
9、Cache
10、主存编址计算
11、输入输出技术
12、中断
13、可靠性
14、操作系统位置和功能
15、嵌入式操作系统
16、线程
17、PV操作
18、前趋图与PV操作分析题技巧
19、死锁
20、页式存储的淘汰原则
1、码制的表示
定点整数
原码与反码的0既有+0也有-0,数码的表示个数为
2、浮点数的表示
浮点数格式
阶码决定范围,阶码长,范围越大;尾数决定精度,尾数越长,精度越高。
浮点数运算过程
对阶→尾数计算→格式化;
对阶:小数像大数看齐,尾数右移。
3、校验码
检验方式 | 校验码位数 | 校验码位置 | 检错 | 纠错 | 校验方式 |
---|---|---|---|---|---|
奇偶校验 | 1 | 一般拼接在头部 | 可检奇数位错 | 不可纠错 | 奇校验:最终1的个数是奇数个;偶校验:最终1的个数是偶数个; |
CRC循环冗余校验 | 生成多项式最高次幂决定 | 拼接在信息位尾部 | 可检错 | 不可纠错 | 模二除法求余数拼接作为校验位 |
海明校验 | 插入在信息位中间 | 可检错 | 可纠错 | 分组奇偶校验 |
r:校验位,m:数据位
4、CPU组成
CPU分为运算器与控制器两大部分。
运算器
算术逻辑单元ALU:执行算术运算和逻辑运算。
累加寄存器AC:暂存数据,为ALU提供工作区。
数据缓冲寄存器DR
状态条件寄存器PSW归属有争议
控制器
指令计数器PC:存储下一条要执行指令的地址
指令寄存器IR:存储即将执行的指令
指令译码器ID
时序部件
5、CISC与RISC
CISC(复杂指令集)的特点:指令数量多,指令频率差别大,变长,多种寻址方式,使用微码(微程序)实现。
RISC(精简指令集)的特点:指令数量少,频率接近,定长,单周期,多寄存器寻址,多通用寄存器,硬布线逻辑控制,适用于流水线。有效支持高级程序语言,优化编译。采用组合逻辑控制器,寻址方式比较单一。
6、流水线技术
流水线建立时间:第1条指令执行时间
流水线周期:指令分段后,最长段时间
流水线执行时间(默认使用理论公式,无答案时考虑实践公式)
理论公式:流水线建立时间+(指令条数-1)*流水线周期
实践公式:指令段数*流水线周期+(指令条数-1)*流水线周期
吞吐率=指令条数/流水线执行时间
最大吞吐率=流水线周期的倒数。
7、局部性原理
时间局部性:指程序中的某条指令一旦执行,不久以后该指令可能再次执行,典型原因是由于程序中存在着大量的循环操作。
空间局部性:指一旦程序访问了某个存储单元,不久以后,其附近的存储单元也将被访问,即程序在一段时间内所访问的地址可能集中在一定的范围内,其典型情况是程序顺序执行。
8、常见存储器
按内容存取
相联存储器(如Cache )
按地址存取
随机存取存储器(如内存)
顺序存取存储器(如磁带)
直接存取存储器(如磁盘)
工作方式
随机存取存储器RAM(如内存DRAM)
只读存储器ROM(如BIOS)
9、Cache
在计算机的存储系统体系中,Cache 是(除寄存器以外)访问速度最快的层次。解决CPU与主存之间速度容量不匹配问题。
Cache 与主存映射三种方式:
冲突率(高、折中、低) | 电路复杂度(复杂、简单、折中) | |
---|---|---|
直接相联映象 | 高 | 简单 |
全相联映象 | 低 | 复杂 |
组相联映象 | 折中 | 折中 |
10、主存编址计算
内存单元数个数=最大地址+1-最小地址
内存编址内容:
按字编址(每个存储单元存放内容为机器字长一题定义)
按字节编址(每个存储单元内容为1字节即8bit)
内存总容量=内存单元数*编址内容
总容量=单位芯片容量*总片数
总片数=总容量/单位容量;
单位芯片容量=总容量/芯片片数。
11、输入输出技术
程序控制(查询)方式:分为无条件传送和程序查询方式。方法简单,硬件开销小,但I/O能力不高,严重影响CPU的利用率。
程序中断方式:与程序控制方式相比,中断方式因为CPU无需等待而提高了传输请求的响应速度。
DMA方式:DMA方式是为了在主存与外设之间实现高速、批量数据交换而设置的。DMA方式比程序控制方式与中断方式都高效。
12、中断
中断处理(CPU无需等待也不必查询状态):
当系统准备好以后,发出中断请求信 通知CPU;
CPU接到中断请求后,保存正在执行程序的现场(保存现场),打断的程序当前位置即为断点;
(通过中断向量表保存中断服务程序的入口地址)
转入O中的服务程序的执行,完成O系统的数据交换;
返回被打断的程序继续执行(恢复现场)。
13、可靠性
串联系统计算:R总=R1*R2*…*Rn;
并联系统计算:R总=1-(1-R1)(1-R2)…(1-Rn);
N模混联系统:先将整个系统划分为多个部分串联R1、R2…等,再计算R1、R2内部的并联可靠性,带入原公式。
可靠性表示:MTTF/(1+MTTF)
可用性:MTBF/(1+MTBF)
可维护性:1/(1+MTTR)
MTTF为平均无故障时间,MTBF为平均失效间隔时间,MTTR为平均修复时间。
可靠性:一个系统对于给定的时间间隔内、在给定条件下无失效运作的概率。
可用性:在给定的时间点上,一个系统能够按照规格说明正确运作的概率。
可维护性:在给定的使用条件下,在规定的时间间隔内,使用规定的过程和资源完成维护活动的概率。
14、操作系统位置和功能
15、嵌入式操作系统
特点:微型化、可定制(针对硬件变化配置)、实时性、可靠性、易移植性(硬件抽象层HAL和板级支撑包BSP支持)
初始化过程:片级初始化→板级初始化→系统初始化
16、线程
同一个进程当中的各个线程,可以共享该进程的各种资源,如内存地址空间、代码、数据文件等,线程之间的通信与交流非常方便。
对于同一个进程当中的各个线程来说,他们可以共享该进程的大部分资源,每个线程都有自己独立的CPU运行上下文和栈,这是不能共享的。
(程序计数器、寄存器和栈不能共享)
17、PV操作
P操作:S=S-1(申请并锁定资源);S V操作:S=S+1(释放资源);S S信 量:表示资源数,初值即为初始状态无操作时,资源的数量;信 量小于0的时候,还可以表示排队的进程数量。
18、前趋图与PV操作分析题技巧
针对箭线标注信 量,箭线的起点位置是V操作(即前趋活动完成后以V操作通知后继活动);箭线的终点位置是P操作(即后继活动开始前以P操作检查前趋活动是否完成)。
19、死锁
死锁四大条件:互斥、保持和等待、不剥夺、环路等待。
假设m个进程各自需要w个R资源,系统中共有n个R资源,此时不可能形成死锁的:m*(w-1)+1。
20、页式存储的淘汰原则
页面淘汰时,主要依据原则(考试中默认按照此原则进行淘汰):先淘汰最近未被访问的(访问位为0),其次多个页面访问位为0时,则淘汰未被修改的(即修改位为0,因为修改后的页面淘汰时代价更大)。
声明:本站部分文章及图片源自用户投稿,如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢!