图1 PCIE4.0 Base规范对测试带宽需求的说明
针对PCIE4.0 16Gbps依据de-embedding Replica Channel的需要推荐的带宽范围在20GHz。
另外，Base Spec 中也规定，由于Rx 测试所使用的BERT 输出上升沿要
14ps~19ps(20%~80%)，要求校准使用示波器带宽至少达到25GHz，同样，这也是对Tx 测试的最小带宽要求。
图2 CEM Add-in Card和System测试方法描述 从以上两张图片可以看到具体在PHY Test Spec规范中明确推荐25GHz带宽示波器。
图3 Add-in Card TX测试连接示意图
下面这张图为针对Sys Board的Dual Port测试的组 图:
图5 PCIE4.0 Test Spec Appendix D替代方法说明
注意上面黄色高亮文字，明确说明必须采用2.7.5描述方法。只有在采用2.7.5方法测试失败后，才可以采用替代的数据和时钟分开采集再对时钟进行后处理的方法。
因此必须要补充说明的是：
a.双端口测试始终是PCIe 4.0 System Board测试的必须方法。
b.添加了附录D仅作为应急。最初，如果启用了最大SSC，Sigtest软件处理会显示问题。开发人员用新方法最近已经解决了Sigtest 在处理SSC时的问题。
c.在最近的WorkShop ＃110上测试的所有系统板均使用双端口方法进行了测试。
d.双端口方法同时使用时钟和数据测试，基于End Device角度很好地诠释了根组件的信 质量。
e.系统板供应商可以针对参考时钟做抖动平衡或折中，以获得更好的信 抖动，并且仍然符合规范。
PCIE4.0测试夹具如下图：
图7 测试用同轴电缆和连接器等附件
以及为了端接CBB 和CLB 上的非在测链路，需要30 个SMP,50 欧姆端接器，Male，推荐型 Fairview Microwave PN/ST1847.
另外针对Add-in Card 测试，需要一台 带24 针连接器的ATX 电源用于供电。
为了保护客户投资，针对已有DSAV254A 设备情况下，由于其支持2 通道25GHz 示波器，而对Root Complex 类DUT 在进行System Board 测试时需要Dual Port 方法进行测试。即同时接入差分时钟和数据，如果采用全电缆连接则需要2 个通道分别接入时钟信 CLK+和CLK-，2 个通道分别接入Data+和Data-，因此就需要4 个通道25GHz 带宽示波器。因此PCI-Sig 组织允许采用2根高带宽差分探头配合SMA 探头前端，分别接入差分数据和时钟进行测试。推荐的探头和SMA探头前端是N2802A 以上和N5444A SMA 前端。
表1 PCIE4.0 Preset表
这个测试过程要确定被测设备是否为11个(P0-P10)预设中的每一个产生正确的TX发送器均衡。这些正确的均衡主要是为了在发送端针对码型跳变时预留足够的高频分量以应对传输链路的损耗。
[PHY 2.1]和[PHY 2.7]是分别针对AIC和SYS_Board的信 质量测试。按CBB4/CLB4夹具上的一致性模式切换按钮，直到到达Gen4 P0。建议先复位被测系统并计算按钮按下次数，直到您循环通过2.5G，5G和8GT / s一致性信 。PCI-SIG的一致性测试程序要求其中一个预设(P0-P10)
通过PCIe 4.0 CEM信 质量测试。可以选择任何预设; 然而，在初步测试中发现Preset P5通常会给出迄今为止测试的大多数设备的通过结果。也可以测试其他预设，但必须至少有一个预设通过测试才能符合信 质量的一致性要求。
图10 用于System Board 发送端预设测试的CLB X1X16 夹具示意
特别提醒注意的是在进行TX 测试时，如果采用手动Preset 切换，需要在CBB/CLB 夹具上连接Toggle Circuits 和RX Lane0。CBB 上的连接只有一种情况，而在采用CLB 夹具时会因为X1/X16和X4/X8 的不同以及CEM 插槽的差异而不同，比如针对X16 插槽测试就采用两根SMP-SMP 电缆连接J85/J5 Toggle Circuits SMP 接口到RX Lane0 的J50/J51,如上图所示。
在捕获所有预设波形后并保存在一个相同目录下，就可以采用Sigtest 进行测试。
图12 Add-in Card信 质量测试示意图
注意Add-in Card测试只要两根电缆接入数据+和-到示波器的两条输入通道。而System Board则必须采用Dual Port测试，需要同时接入时钟和数据信 进行测试，当前PCI-Sig组织推荐采用四通道25GHz带宽示波器分别接入CLK+,CLK-和DATA+和DATA-四根信 。基于对过往投资的保护，也认可了采用高带宽差分探头加SMA探头前端直接接入CLK和DATA差分对的方法。
图14 V/Z/UXR系列示波器存储深度设置示意
在完成一些基本的示波器设置后，我们就可以看到屏幕上的原始波形。
由于采用夹具接入信 ，而夹具上是SMP连接器，不能完全等效于真实的芯片封装模型，因此PCI-Sig规范规定进行Add-in Card测试时，需要在示波器上模拟Root Complex 5dB封装模型，而在进行System Board测试时，需要在示波器上模拟End Point 3dB封装模型。
这一运算可以简单地在Keysight 实时示波器的软件里非常简单的设置完成。
在Setup菜单下，选择Channel设置，选择右下角InsiniiSim设置区域,如下图示。
图16 Infiniisim设置图
这里无论是进行Add-in Card还是System Board信 质量测试，都需要嵌入一个5dB或3dB封装模型。因此选择“Add Insertion Loss of a Fixture or cable”.按照下图操作顺序即可完成，封装模型的嵌入，模型参数在安装4.0.45版本以上Sigtest程序中，文件名是
针对 Add-in Card：refpkg_rootcomplex_5db_thru.s4p
或针对 System Board: refpkg_endpoint_3db_thru.s4p
图18 Infiniisim 处理完毕效果图
将捕获得到的波形存成bin 文件。
特别地在进行System Board 测试时，需要同时存储Data 和CLK 波形，应选择存储AllWaveforms,All Data。如下图示：
图20 Sigtest设置界面
点击Test按钮，就可以得到如下测试结果和 告：
图22 PCIE 一致性测试软件界面
相关文章
虽然PCIE5.0 正式发布，要普及再等等吧
【干货】高速电路设计中，串行信 的设计与仿真
蒋修国 蒋修国 蒋修国
相关资源：RAMMap查看内存占用_map文件怎么看剩余ram-桌面系统文档类资源…
声明：本站部分文章及图片源自用户投稿，如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢！