为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC 错，产生很多DRC 告，难以分辨，如图12-23所示。
图12-23 DRC 告
（2）如图12-24所示，在“Where The First Object Matches”处选择“Custom Query”，进入用户自定义界面，然后再选择“查询助手……”，自定义帮助菜单。
图12-24 规则的设置
（4）在“Where The Second Object Matches”处适配“IsTrack”，那么整个规则的含义表述为除了差分线之外的导线和导线之间的距离。
（5）按快捷键“TDR”，重新运行DRC，可以得到如图12-25所示的结果，差分线之间的间距只有8.6mil，不满足设计的3W规则12mil，但是不再进行 错。
图12-25 走线间距规则 告
声明：本站部分文章及图片源自用户投稿，如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢！