自力更生与大树底下好乘凉：说说国产EDA点工具厂商的生存之道

美国芯片法案的通过对中国半导体产业将带来新的挑战，产业发展外部环境愈发不利。之前就有消息放出，老美要加强对中国EDA工具的管制。本周五美商务部发布一项临时最终规定，对设计GAAFET结构集成电路所必须的ECAD软件（即EDA）、金刚石和氧化镓两种超宽带隙半导体衬底及燃气涡轮发动机使用的压力增益燃烧等四项技术实施新的出口管制，生效日期为8月15日，也就是下周星期一。

美国真的是急眼了。

国产EDA的现状：平台、特色与点工具共存

国产EDA起步于20世纪80年代中后期，1993年第一个自研的EDA系统熊猫ICCAD系统就问世了，也让国产EDA水平与世界水平的差距缩短到5年左右。当时熊猫系统也获得了国内几十家设计公司的应用，国产EDA就此迈出了第一步。

不过熊猫系统面世后面临的产业环境仍然恶劣。第二就是当时国内知识产权保护意识不够，EDA盗版横行，加之当时国内设计行业水平落后，熊猫系统的正版付费模式在当时的环境下实属另类。第三则是受制于整体水平，熊猫系统也无法满足当时产业界的需求。第四虽然90年代以来，在“908”、“909”等工程带动下，国内半导体产业迎来一段黄金期，但毕竟产业生态薄弱，再加上当时以某想为代表的“造不如买、买不如租”贸工技思想肆虐，包括国产EDA在内的一大批企业缺乏生态支持，发展停滞不前，一停也就是十余年。

总之种种原因制约下，熊猫系统发展举步维艰，用一句俗语就是没爹疼没娘爱，最后不得已被抛给了华大集团，当然也给华大半导体发展EDA留下了种子。2008年4月国家开始实施《国家科技重大专项（2006-2020）》，EDA列入了“核心电子器件、高端通用芯片及基础软件”，也就是俗称的“01专项”，至此国产EDA再度起航。

2008年以前由于缺乏产业发展动能，国内EDA产业发展缓慢。但随着“01专项”等科技重大专项的推出，特别是次贷危机后国内经济的率先复苏，再加上产业不断向信息化、工业化转型，在此大环境下海外一大批技术人才也纷纷回国创业，国产EDA迎来第二春。2008年以前国内从事EDA的企业寥寥无几，但之后企业数量不断增加。2018年以来EDA又迎来第三波发展浪潮，星星之火也渐成燎原之势。

目前EDA行业形成平台+特色+点工具共存的格局，第一类当然是Synopsys、Cadence和西门子EDA三大，均拥有完整且优势明显的全流程EDA工具，市占率也占到70%左右，拥有绝对竞争优势。第二类是在细分领域形成全流程差异化竞争优势，比如是德科技在射频电磁仿真、综合验证等领域具有绝对优势，华大九天则在面板领域实现全流程覆盖。第三类公司则是以点工具为主，在更聚焦的细分领域拥有一定竞争力，与第一类与第二类企业形成差异化竞争优势，但显而易见其缺点就是成长空间受限，再者这类企业的点工具也要与三大公司和第二类公司形成生态兼容，以免自己把路走死。目前EDA行业中的企业也以第三类为主。

点工具EDA公司生存之道之一：齐捷科技自力更生

点工具EDA公司虽然在产品完整度和规模上与一类、二类公司差距明显，但依靠细分领域的深耕，也可以在EDA这个寡头垄断的小市场赢得一席之地。点工具EDA公司的生存之道，笔者将其归纳为自力更生与大树底下好乘凉，两类的代表企业就是齐捷科技和芯行纪。

齐捷科技的历史沿革有点不清晰，官 显示其成立于2014年，但工商信息显示其大陆经营主体为齐捷科技（深圳）有限公司，成立于2021年1月，控股股东是Easy-Logic Technology Holding，注册于开曼群岛。

笔者感兴趣的是齐捷科技的产品及服务，因为除了EDA三大，齐捷科技是少数从事ECO逻辑功能更正工具的企业。公司在官 信息上宣传其是全球仅有的两家从事逻辑功能更正EDA工具开发的企业之一，但笔者调查发现，从事ECO的公司还有几家，就是家数确实太少。

ECO简单来说就是修复芯片设计中存在的bug的。众所周知，随着芯片工艺发展，芯片设计成本和流片费用不仅大幅攀升，芯片设计的复杂度也同样攀升。有一个让后端芯片设计师很抓狂的事情就是：复杂的芯片设计工作接近尾声了，要为流片做准备了，结果在一刹那间发现还有重大的错误要急需修正……不修正的后果自然是一切努力化为乌有，但要修正……研发周期拉长，对数字芯片这个讲究效率的行业来说，无疑是致命的。

正是在这种背景下，ECO这个更加经济的方法就此横空出世，与之配套的ECO工具也走进了EDA行业，成为其重要的组成部分。ECO的基本功能就是通过在电路中增加补丁的方式将电路中的bug进行修复，修复后的电路同样满足设定的功能，这样不仅节约了研发时间，也让不菲的投入获得回 ，可谓一举两得。

目前ECO工具主要面向RTL、Pre-mask和Tapeout三个阶段。RTL仿真是数字前端中一项很重要的流程，其作用是检验HDL语言编码的正确性，然后就要将仿真后的RTL生成门级 表，为后续的逻辑综合、STA等做准备。在一些规模较大的设计公司中，一般会规定哪个阶段要RTL freeze，意思就是即便HDL编码有更新，但已不允许工程师从RTL重新生成 表。因为如果更新HDL，工程师又要重新做一遍HDL仿真、逻辑综合、STA等流程，将大大延长芯片设计时间。齐捷科技的EasyECO工具则提供了一个高效的方法：工程师只需将修改前的RTL、 表及修改后的RTL、 表导入此工具，EasyECO将自动在原始 表上打上补丁，最终逻辑与修改后的RTL相等，实现了逻辑功能变更。而且在此过程中，EasyECO还会充分考虑时序收敛等问题，让后端工程师不再抓狂。

Pre-mask与Tapeout对应两个不同阶段，通过齐捷科技的EasyECO工具我们可以看出，其也能有效解决这两环节的逻辑更正问题，好处就是前者节约了掩膜板成本，后者节约了流片成本，具体不再展开了，一切尽在图中。

除了EasyECO工具，齐捷科技还开发出了EasyDU和EasyFT两类工具。其中EasyDU跳过了传统的完全重新综合、布局、布线等耗时的步骤，节约了大量的时间很成本；EasyFT则可以快速有效进行工艺库切换，并且能同步更新各种测试电路相关逻辑，也跳过了传统重新综合、布局、布线等步骤，节约了时间和成本。公司的产品真的是围绕如何Easy而展开的。

点工具EDA公司生存之道之二：芯行纪大树底下好乘凉

齐捷科技是自成一体的代表，核心技术和产品均为自研，相比之下成立于2020年的芯行纪就有点大树底下好乘凉的感觉了，因为其EDA工具是与Synopsys合作的。

2021年3月Synopsys宣布与芯行纪合作，为中国市场提供其Tweaker ECO产品，并为中国IC设计企业提供专业技术支持。

芯行纪官 可以看出，其Tweaker系列产品分为诊断系统、修复系统和变更系统三类，其中诊断系统有Plexor和Monitor，前者基于Attribute Grid为用户提供多维度、高精度诊断，并对潜在问题提供修正方案；后者为客户提供实时控制、监控ECO进度和比对ECO结果的平台。Tweaker ECO工具有Tweaker-T11等多款工具，丰富的工具也有助于芯片设计师准确有效优化芯片设计流程。Tweaker只关注设计的关键部分，也就是所谓的“ECO域”，这让其在很短时间内处理大型设计。此外Tweaker还可与Synopsys的PrimeTime等工具整合，形成更完善的工具生态，这一点是齐捷科技不具备的。

芯行纪与Synopsys的这种合作关系，颇有大树底下好乘凉的姿态，公司也自2021年6月以来相继获得Pre-A、A轮和A+轮等多轮融资，在国产EDA行业中赚足眼球，但话说这种模式是不是有点哪个呢？

免责声明：阿尔法经济研究发布的内容仅供参考，不构成任何投资建议。