EDA设计流程

EDA设计总流程

1.设计准备

设计准备是指设计者在进行设计之前，依据任务要求，确定系统所要完成的功能及复杂程度，器件资源的利用、成本等所要做的准备工作，如进行方案论证、系统设计和器件选择等。

设计输入

设计输入—-将设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程。

2 设计输入形式

2.1图形输入方式

2.2文本输入方式

2.3波形输入方式。

2.1.1图形输入方式

图形输入也称为原理图输入，这是一种最直接的设计输入方式。它使用软件系统提供的元器件库及各种符 和连线画出设计电路的原理图，形成图形输入文件。这种方式大多用在对系统及各部分电路很熟悉的情况，或在系统对时间特性要求较高的场合。优点是容易实现仿真，便于信 的观察和电路的调整。

2.1.2文本输入方式

文本输入是采用硬件描述语言进行电路设计的方式。硬件描述语言有普通硬件描述语言 和行为描述语言，它们用文本方式描述设计和输入。普通硬件描述语言有AHDL、CUPL等，它们支持逻辑方程、真值表、状态机等逻辑表达方式。

行为描述语言是目前常用的高层硬件描述语言，有VHDL和Verilog HDL等，它们具有很强的逻辑描述和仿真功能，可实现与工艺无关的编程与设计，可以使设计者在系统设计、逻辑验证阶段便确立方案的可行性，而且输入效率高，在不同的设计输入库之间转换也非常方便。运用VHDL、Verilog HDL硬件描述语言进行设计已是当前的趋势。

2.1.3波形输入方式

3.设计处理

设计处理是EDA设计中的核心环节。在设计处理阶段，编译软件对设计输入文件进行逻辑化简、综合和优化，并适当地用一片或多片器件自动地进行适配，最后产生编程用的编程文件。设计处理主要包括设计编译和检查、设计优化和综合、适配和分割、布局和布线、生成编程数据文件等过程。

3.1设计编译和检查

3.2设计优化和综合

设计优化主要包括面积优化和速度优化。面积优化的结果使得设计所占用的逻辑资源（门数或逻辑单元数）最少；时间优化的结果使得输入信 经历最短的路径到达输出，即传输延迟时间最短。综合的目的是将多个模块化设计文件合并为一个 表文件，并使层次设计平面化（即展平）。

3.3适配和分割

在适配和分割过程，确定优化以后的逻辑能否与下载目标器件CPLD或FPGA中的宏单元和I/O单元适配，然后将设计分割为多个便于适配的逻辑小块形式映射到器件相应的宏单元中。如果整个设计不能装入一片器件时，可以将整个设计自动分割成多块并装入同一系列的多片器件中去。

3.4布局和布线

布局和布线工作是在设计检验通过以后由软件自动完成的，它能以最优的方式对逻辑元件布局，并准确地实现元件间的布线互连。布局和布线以后,软件会自动生成布线 告，提供有关设计中各部分资源的使用情况等信息。

3.5生成编程数据文件（JED文件）

设计处理的最后一步是产生可供器件编程使用的数据文件。对CPLD来说，是产生熔丝图文件，即JEDEC文件（电子器件工程联合会制定的标准格式，简称JED文件）；对于FPGA来说，是生成位流数据文件(Bit-stream Generation ，简称BG文件)。

4.设计校验

时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为后仿真或延时仿真。由于不同器件的内部延时不一样，不同的布局、布线方案也会给延时造成不同的影响，因此在设计处理以后，对系统和各模块进行时序仿真，分析其时序关系，估计设计的性能及检查和消除竞争冒险等，是非常有必要的。

5. 器件编程

编程是指将设计处理中产生的编程数据文件通过软件放到具体的可编程逻辑器件中去。对CPLD器件来说是将JED文件下载（Down Load）到CPLD器件中去，对FPGA来说是将位流数据BG文件配置到FPGA中去。

器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。普通的CPLD器件和一次性编程的FPGA需要专用的编程器完成器件的编程工作。基于SRAM的FPGA可以由EPROM或其他存储体进行配置。在系统的可编程器件（ISP-PLD）则不需要专门的编程器，只要一根与计算机互连的下载编程电缆就可以了。

6. 器件测试和设计验证

在完成器件编程之后，可以用编译时产生的文件对器件进行检验、加密，或采用边界扫描测试技术进行功能测试，测试成功后设计工作才算告一段落。

设计验证可以在EDA硬件开发平台上进行。EDA硬件开发平台的核心部件是一片可编程逻辑器件、FPGA或CPLD，再附加一些输入输出设备，如按键、数码显示器、指示灯、喇叭等，还提供时序电路需要的脉冲源。将设计电路编程下载到FPGA或CPLD中后，根据EDA硬件开发平台的操作模式要求，进行相应的输入操作，然后检查输出结果，验证设计电路。