什么是PLL？PLL类型有几种？

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是利用外部输入的参考信 控制环路内部振荡信 的频率和相位。因锁相环可以实现输出信 频率对输入信 频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。

锁相环在工作的过程中，当输出信 的频率与输入信 的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、低波滤波器（LPF,Low Past Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图所示：

锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信 和输出信 的相位差，并将检测出的相位差信 转换成电压信 输出，该信 经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信 的频率实施控制。假设外部基准时钟产生的频率为Fr，电压振荡器VCO产生的频率为Fo，当Fr和Fo输入相位比较器的输入端时，比较器就会输出比较误差信 PD，如图所示：

当Fr>Fo时，也就是VCO分频后的振荡频率比基准频率低的时候，比较器会输出正脉冲信 ，使VCO的振荡频率提高。

当Fr<Fo时，也就是VCO分频后的振荡频率比基准频率高的时候，比较器会输出负脉冲信 ，使VCO的振荡频率降低。

误差信 PD通过环路滤波器的积分，便可以得到直流电压VR，由于控制电压VR发生变化，VOC振荡频率会发生变化，使得Fr=Fo，当Fr=Fo时，误差信 PD会成为高阻状态，使得PLL锁栓。

目前市面上已有的锁相环类型分为模拟锁相环（PLL/APLL）、数字锁相环（DPLL/ADPLL）、软件锁相环（SPLL/ASPLL）、神经元锁相环（NPLL）。

模拟锁相环（PLL/APLL）

APLL用于通信应用，而且分为环路滤波器频率响应与单极低通滤波器相等的一阶锁相环，以及灵活性更高且更为复杂的二阶锁相环，如旷时科技的8/12GHz小数N分频频率合成器就属于二阶锁相环，详细请点击：旷时科技官 。

数字锁相环（DPLL/ADPLL）

DPLL用于非通信应用，而且分为采用数字鉴相器以及模拟VCO和环路滤波器的普通DPLL，以及所有元器件均为数字器件的全数字锁相环（ADPLL）。

软件锁相环（SPLL/ASPLL）

SPLL主要用于时钟/数据恢复，由于多数可由软件实现，因此具有更高的灵活性。

神经元锁相环（NPLL）

NPLL将人工神经 络（ANN）作为反馈环路的组成部分，用于大脑生物医学模拟中的自动语音识别和时间编码。