深入浅出理解SerDes

我们平时使用的I2C、串口等其实都是串行总线，但是因为他们速度较低、时序简单，所以很少在高速串行总线时被提及。但是在高速时代的今天，一些高速总线，如LVDS、MIPI、SERDES、SATA、USB等等，而我们在学习或者研究任何一种总线的时候，都要考虑这些总线的区别，才能在后续使用的过程中更好的进行应用。比如我拿到一块板子，这块板子比较低级，只有常见的LVDS没有MIPI总线，但是我外面需要接一个MIPI摄像头，这个时候应该怎么办/p>

图1?13 差分信示意图

差分信与传统的一根信线一根地线（即单端信）走线的做法相比，其优缺点分别是。

优点：

1.抗干扰能力强。干扰噪声一般会等值、同时的被加载到两根信线上，而接收端关心的只是两信的差值，所以外界的共模噪声可以被完全抵消。

2.能有效抑制电磁干扰（EMI）。由于两根线靠得很近且信幅值相等，这两根线与地线之间的耦合电磁场的幅值也相等，同时他们的信极性相反，按右手螺旋定则，那他们的磁力线是互相抵消的。两根线耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。

3.时序定位准确。差分信的接收端是两根线上的信幅值之差发生正负跳变的点，作为判断逻辑0/1跳变的点的。而普通单端信以阈值电压作为信逻辑0/1的跳变点，受阈值电压与信幅值电压之比的影响较大，不适合低幅度的信。

4.发送端电流源始终导通，消除开关噪声带来的尖峰（单端技术中所需要）和大电流晶体管不断导通-关断造成的电磁干扰EMI。

缺点：

若电路板的面积非常吃紧，单端信可以只有一根信线，地线走地平面，而差分信一定要走两根等长、等宽、紧密靠近、且在同一层面的线。这样的情况常常发生在芯片的管脚间距很小，以至于只能穿过一根走线的情况下。

几种典型差分信（以下内容参考：https://www.jianshu.com/p/e36244b0b98ctm_campaign=maleskine&utm_content=note&utm_medium=seo_notes&utm_source=recommendation）

为了实现高速数据传输，有多种差分技术可供选择。这些差分技术都有差分信几个共同的优点，但是在性能、功耗和应用场景上有很大的区别。下图列举了最常用的几种差分信技术和它们的主要参数。

图1?15 几种常见差分技术的典型目标应用

CML是一种高速的点到点接口，在驱动器和接收器上均集成了终接络。CML使用一个无源的上拉电路，阻抗一般50欧姆。大多数CML采用了交流耦合的实现方案，因此需要有直流平衡的数据信。直流平衡的数据要求数据编码中的1和0的数量平均来说是相等的。

LVPECL信一个优点是具有清晰尖锐和平衡的信沿，以及高驱动能力。缺点是功耗相对较高以及有时需要提供单独的终接电压轨。CML与LVPECL技术能实现超过10Gbps的高数据率，为了实现这样高的数据率，必须采用速率极高、边缘陡直（sharp edge）的数据信，摆幅一般约800mv，也因此它们的功耗超过了LVDS。

M-LVDS将LVDS延伸到用于解决多点应用中的问题，相对于同样多点应用的RS-485和CAN技术，M-LVDS能够以更低的功耗实现更高速的通信链路。相对于LVDS，M-LVDS驱动输出强度更高，跃迁时间可控，共模范围更广且面向总线空闲条件提供故障安全接收器选项。

尽管低功耗、低 EMI 和高噪声抗扰度使得 LVDS 成为高速数据转换器的接口选择，但是必须运用精心的布局技术，以避免阻抗不连续和信时延差，否则就抵消了上述 LVDS 的好处。不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻(100±20Ω)，该电阻终止了环流信，应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过10m。

2、MLVDS：一种可替代RS-485的高速、短距传输方案

RS-485和MLVDS都是通过多点差分总线交换二进制数据的一种得到广泛应用的电气标准。两种技术都使用了差分信来保证低功耗、高速和出色的抗噪声性能。

图1?18 LVDS和M-LVDS共模电压与差分输出电压对比

M-LVDS其实是LVDS技术的延伸，除了拓扑结构外，将两者进行比较。上图显示了LVDS和M-LVDS的差分输出电压和共模范围规格。对于LVDS，在负载为100Ω的情况下，输出电压摆幅|VOD|最小为250 mV、最大为450 mV。相较而言，M-LVDS驱动器强度更高，在负载为 50 Ω（两个100 Ω的端接电阻，总线的任意一端）的情况下，最小输出电压摆幅|VOD|为480 mV，最大值则为650mV，所以可以解决多点应用中的问题。

SerDes技术

SerDes结构(architecture)

串行器解串器(Serializer/Deserializer)

串行器Serializer把并行信转化为串行信。Deserializer把串行信转化为并行信。

发送端均衡器( Tx Equalizer)

SerDes信从发送芯片到达接收芯片所经过的路径称为信道(channel)，包括芯片封装，pcb走线，过孔，电缆，连接器等元件。从频域看，信道可以简化为一个低通滤波器(LPF)模型，如果SerDes的速率大于信道(channel)的截止频率，就会一定程度上损伤(distort)信。均衡器的作用就是补偿信道对信的损伤。

发送端的均衡器采用FFE(Feed forward equalizers)结构。

接收端均衡器( Rx Equalizer)

接收端均衡器的目标和发送均衡器是一致的。主要使用线形均衡器和DFE均衡器。

线形均衡器(LinearEqualizer)

DFE均衡器(DecisionFeedback Equalizer)

时钟数据恢复(CDR)

SerDes在接收端集成了CDR(ClockData Recovery)电路，利用CDR从数据的边沿信息中抽取时钟，并找到最优的采样位置。

鉴相器(PD)

抽取器和滤波器

环路带宽

公用锁相环(PLL)

SerDes需要一个工作在数据波特率上的内部时钟，或者1/2数据波特率的内部时钟，工作在DDR模式。

抖动和信完整性( Jitter, SI )

这部分内容和下面内容主要介绍为什么SerDes为什么具有高速、远距离、低杂音的特征。

时钟的抖动(clock jitter)

数据的抖动(data jitter)

信完整性(SI)及仿真

信道channel

芯片封装Package

SI仿真

SerDes这部分内容就简单介绍这里，这里给大家分享几个文档，结合上面的内容基本可以理解了SerDes。

《SerDes知识详解》

-END-

加入FPGA/IC技术交流群请添加下面二维码好友，会拉你进群哟！

ＮＯＷ现在行动！

深入浅出理解SerDes

SerDes技术

相关推荐