专接本 微机原理简答题 更新

一、简答

第一章 数制与码制

• 考核要求
  1. 理解存储器三级存储体系的构成：外存、内存、高速缓冲存储器的概念。
  2. 掌握存储器的性能指标，半导体存储器的分类。
  3. 理解静态与动态存储器的构成及其特点。
  4. 掌握典型的存储芯片（SRAM 6264、DRAM 2164A）的引脚构成。
  5. 了解高速缓冲存储器。

简述半导体存储器的主要技术指标。

1. 存储容量。存储器可以存储的二进制信息总量称为存储容量。存储容量有两种表示方法：

   1. 位表示方法。以存储器中的存储地址总数与存储字位数的乘积表示。如1K×4位，表示该芯片有1K个单元（1K＝1024），每个存储单元的长度为4个二进制位。
   2. 字节表示方法。以存储器中的单元总数表示（一个存储单元由8个二进制位组成，称为一个字节，用B表示）。如128B，表示该芯片有128个单元。

2. 存储速度。存储器的存储速度可以用两个时间参数表示，一个是“存取时间”，定义为从启动一次存储器操作到完成该操作所经历的时间；另一个是“存储周期”，定义为启动两次独立的存储器操作之间所需的最小时间间隔。

3. 可靠性。存储器的可靠性用平均故障间隔时间MTBF来衡量。MTBF越长，可靠性越高。

4. 性能/价格比。这是一个综合性指标，性能主要包括上述三项指标：存储容量、存储速度和可靠性，对不同用途的存储器有不同的要求。

cpu、cache、 主存外存关系

? CPU可直接用指令对内存储器进行读/写访问。为/解决和协调容量、速度、价格之间的矛盾，在主存和CPU之间增加速覆 更高、但容量较小的高速缓冲存储器（cache）来提高CPU的存取速度。外存的容量破大，每单位存储容量的相对价格最低，但访问速度也是较慢的。

存储器采用分段方法进行组织有哪些好处/h5>

? 8086微处理器CPU中寄存器都是16位，16位的地址只能访问大小为64KB以内的内存。8086系统的物理地址由20根地址线形成，怎样用16位数据处理能力实现20位地址的寻址呢做到对20位地址空间进行访问，就需要两部分地址，在8086系统中，就是由段地址和偏移地址组成的。而这两个地址都是16位，将这两个地址采用相加的方式组成20位地址去访问存储器。
在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器的内容，可达到逻辑段在整个1MB空间中浮动。各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠。
? 采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。

在对存储器芯片进行片选时，全译码方式、部分译码方式和线选方式各有何特点/h5>

1. 全译码方式：存储器芯片中的每一个存储单元对应一个唯一的地址。译码需要的器件多；
2. 部分译码方式：存储器芯片中的一个存储单元有多个地址。译码简单；线选：存储器芯片中的一个存储单元有多个地址。地址有可能不连续。不需要译码。

什么是RAM和ROMRAM和ROM各有什么特点/h5>

1. RAM是随机存储器，指计算机可以随机地、个别地对各个存储单元进行访问，访问所需时间基本固定，与存储单元的地址无关。
2. ROM是只读存储器，对其内容只能读，不能写入。
3. 与RAM相比，其信息具有非易失性，即掉电后，ROM中的信息仍会保留。

简述存储器扩展的类型。

1. 位扩展：当存储器的容量要求与芯片的容量相同，但位数不同，就需要进行位上扩展。
2. 字扩展：当存储器的位数与芯片的相同，但是容量不足时，就需要在字上扩展。
3. 字位同时扩展：是指在内存容量和数据位长宽两个方向上同时扩展。
4. 当需要组成的内存容量为M×N时，若已有芯片为m×n，所需芯片数＝（M∕m）×（N∕n）。

8086系统中的存储器为什么要采用分段结构什么好处/h5>

1. 8086CPU中的寄存器都是16位的，16位的地址只能访问64KB的内存。086系统中的物理地址是由20根地址总线形成的，要做到对20位地址空间进行访问，就需要两部分地址，在8086系统中，就是由段基址和偏移地址两部分构成。这两个地址都是16位的，将这两个地址采用相加的方式组成20位地址去访问存储器。

2. 在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器内容，可达到逻辑段在整个1MB存储空间中浮动。各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠（部分重叠，甚至完全重叠）。采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。

8086存储器中存放数据字时有“对准字”和“非对准字”之分，请说明它们的差别。

1. 一个16位的数据字是按照低地址存放低位数据、高地址存放高位数据来存放的。若16位数据的低8位存放在偶地址，则该数据字就是“对准字”，否则就是“非对准字”。主要差别是CPU读取和存储数据字时，如果是对准字，只需要一次读写操作即可，而非对准字就需要两次读写操作才能实现一个数据字的存取。

比较SRAM和DRAM特点

1. SRAM 特点：
   1. 存储的数据信息只要不断电，就不会丢失：不需要定时刷新，简化了外部电路o
   2. 相对动态RAM,存取速度更快。
   3. 内部电路结构复杂，集成度较低，功耗较大，制造价格成本较高。
   4. 一般用作高速缓冲存储器(cache)。
2. DRAM的特点主要有：
   1. 集成度高、功耗小，制作成本低，适合制作大规模和超大规模集成电路，微机内存储器几乎都是由DRAM组成。
   2. 由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路，定期给电容补充电荷，以避免存储数 据的丢失或歧变。

半导体存储有哪几类述区别

1. 按存储方式分：半导体分随机存储器RAM，包括静态RAM和动态RAM。只读存储器，包括掩膜、可编程只读存储器、可擦除只读存储器、电可擦除只读存储器。
2. RAM在程序执行过程中能够通过指令随机访问每个存储器的地址进行读写操作，一般来说RAM中存储的信息会在断电后丢失，是一种易失性存储器，RAM的主要用途是存放中间结果，与CPU或外设交换信息。
3. ROM在微机系统中，只能对其进行读操作，不能随机的进行写操作。断电后ROM中的信息不会丢失，具有非易失性。ROM通常存放相对固定不变的数据。
4. 根据制作工艺的不同，RAM主要有双极型和MOS型，双击型主要是具有存储块，集成度低，功耗大，成本高，而MOS型集成度高，功耗低，价格低。

简述存储系统的层次结构以及各存储器部件的特点

1. 为解决容量，速度和价格的矛盾，存储系统采用了金字塔层次结构，单位价格和速度自上而下逐层递减，容量自上到下逐层加。
2. 存储系统的各层存储器件依次是：cpu寄存器、高速缓存、主存储器（RAM/ROM）辅助存储器（磁盘，光盘）。
3. cpu存储器和高速缓存器集成在cpu芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取 主存而影响处理器运行速度。
4. 主存储器和处理器直接交换数据，而辅存储器必须经过主存储器才能和处理器进行数据交换。

第五章 常用芯片的接口技术

• 考核要求
  1. 了解微机并行通信的基本概念，了解在并行通信过程中“联络”信 及其作用，理解并行通 信（并行输入和输出）的实现过程。
  2. 掌握并行接口 8255A 的内部结构与引脚结构，了解 8255A 的功能特性。
  3. 掌握 8255A 的方式控制字和 C 口的按位置位/复位控制的格式及使用。
  4. 重点掌握 8255A 的工作方式 0 和方式 1，掌握 8255A 与系统总线及外设的连接方法。
  5. 了解计数/定时的具体应用，理解计数/定时的实现原理。
  6. 掌握定时/计数器 8253 的内部结构与引脚结构，掌握其工作原理。

串行通信并行通信的优缺点

1. 并行通信适宜于近距离的数据传送，通常小于30米：而串行通信适宜于远距离的数据传送可以从几米到数千公里；
2. 并行通信传送数据的速度比串行通信快得多：
3. 在远距离传送中通信线路的费用占很大的比重，因而串行通信的费用由于传送线少而比并行通信的费用低得多

同步传输和异步传输

1. 同步传输方式中发送方和接收方的时钟是统一的，异步传输不要求发送方和接收方的时钟完全一样。
2. 异步传输是面向字符的传输，而同步传输面向的是比特。
3. 异步传输在发送字符时，所发字符之间的时间间隔时任意的，必须给每个字符加上起始位和结束位，以便接收端能够的接收每一个字符，而同步不允许有间隙，在传输的字符的信息桢的起始加上同步字符。
4. 异步传输对时序的要求低，而同步传输通过特定的时钟线路协调时序。
5. 异步传输设备成本低，简单，但是效率低。

I/O接口有何作用计算机上有哪些接口如何使I/O接口卡与主板相连接

1. ·计算机I/O接口是连接计算机和外部设备的纽带和桥梁，它主:要用于协调和控制计算机与外设之间的信息流通和交换。
2. 功能包括：速度匹配，数据的缓冲和格式的转换，地址译码等功能。
3. 目前，计算机主板上?般包括串行通讯口、并行打印口、硬盘驱动器接口、光驱接口、USB接口等。
4. 如显示器适配翳、 长、声卡等I/O接口卡一般通过总线插槽与主板相连。

端口独立编址有哪些特点统一编址的区别是什么/h5>

1. 输入/输出指令和访问存储器的指令明显区分开，使程序清晰，可读性好；
2. 而且I/O指令长度短，执行的速度快，也不占用内存空间，I/O地址译码电路较简单。
3. 不足之处是CPU指令系统中必须有专门的IN和OUT指令，这些指令的功能没有访问存储器的指令的功能强；
4. I/O端口数目有限。另外，CPU要能提供区分存储器读/写和I/O读/写的控制信 。
5. 独立编址对CPU有特殊要求，需要CPU的指令系统中包含有访问存储器指令和访问外设指令以及专门的访问内存操作和外设操作控制逻辑。

一般接口电路中应具有哪些电路器件/h5>

1. 输入输出数据的锁存器和缓冲器，用于解决CPU和外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用。
2. 控制命令寄存器和状态寄存器，以存放中央处理器对外设的控制命令以及外设的控制状态信息。
3. 地址译码器，用来选择接口电路的不用端口。
4. 读写控制逻辑
5. 中断逻辑

接口电路与外部设备之间传送的信 有哪几种送方向为怎样/h5>

1. 数据信 ：对输入设备，数据信 是从外设通过接口送往总线，对输出设备是从总线发往外部设备；
2. 状态信 ：状态信 表明外部设备当前的工作状态，用来协调CPU与外设之间的操作；状态信 是从接口发往总线；
3. 控制信 ：控制信 是CPU向外设发出的命令，它制定设备的工作方式，启动或停止设备。控制信 从CPU通过接口发向外部设备

什么是接口口的功能是什么/h5>

接口是连接外部设备与微型计算机的逻辑电路。

1. 解决CPU与外设工作速度不匹配的问题；
2. 解决CPI.与外 设工作时序配合问题；
3. 实现信息格式转换；
4. 解决信息类型与信 电平匹配的问题；
5. 地址译码并与外设联络。

常用接口芯片

1. 可编程中断控制器：8259A
2. 可编程计数器/定时器：8253
3. 可编程并行通信接口芯片：8255A
4. 可编程串行异步通信接口芯片：8250
5. DMA控制器：8237A

如果CPU通过8255A端口C的某一条线向外部输出连续的方波信 。说出两种实现方法。

1. 8255A 工作于方式 0 时，端口 C 可以指定为输出。每隔 1/2 方波周期改变其中一位的状态，其它位不变。就可以通过端口 C 的某一条线输出连续的方波。
2. 用对端口 C 某一位置位/复位的方法实现。即每隔 1/2 方波周期时间，对端口C 的某一位交替进行置位、复位，即可从端口 C 的某一条线输出连续的方波。

6. 查询式传送方式有什么优缺点断方式为什么能弥补查询方式的缺点/h5>

1. 查询传送方式CPU通过程序不断查询相应设备的状态，状态不符合要求，则CPU需要等待；只有当状态信 符合要求时，CPU才能进行相应的操作。
2. 中断方式提高了计算机系统中信息处理的并行和处理器效率，中断可以实现同步操作，实时处理等功能。

CPU与外设进行信息传递的方式有哪些/h5>

1. 无条件传送方式：优点：程序简单，所需要的硬件和软件都比较少、传送速度快。
2. 程序查询传送方式：优点：硬件线路简单，程序易于实现；缺点是CPU利用率低下，实时性差；
3. 中断传送方式：特点：实现CPU与外设并行工作，大大提高了CPU的效率；
4. DMA方式：优点：不需要CPU干涉，由硬件实现存储器与外设之间交换数据，速度快，使用于大批量的数据传送，缺点；需要配备专用芯片。

7. 简述DMA传送的过程。

1. 一次DMA传送过程由传送前的预处理、数据传送、传送结束3个阶段组成。
2. 预处理是由CPU完成的。
3. 当CPU执行到读写I/O设备调用语句时，启动DMA传送过程，向DAM卡送入设备识别信 、启动设备，测试设备运行状态，送入内存地址初值，传送数据个数，DMA的功能控制信 等，之后，CPU继续执行原来程序。
4. 数据传送在DMA卡控制下自动完成。DMA卡向CPU发出请求总线使用权的信 ，若总线空闲，总线控制器将送响应回答信 给DMA卡，DMA卡取得总线使用权，清“0”DMA请求触发器以撤消请求总线的信 ，并启动数据传送过程。DMA在传送过程中还要完成对内存地址计数器和数据数量计数器的计数操作，并通过检查数据数量计数器是否为0，决定要启动下一次传送，还是结束本批全部数据的传送过程。
5. 传送结束处理，是由数据数量计数器的值为0引发出来的。当数据数量计数器的值为0时，DMA将向CPU发出中断请求信 ，CPU响应这一请求后，转入中断服务程序；检查是否结束数据传送。

8. 叙述用 DMA 方式传送单个数据的全过程

1. 接口准备就绪，通过 DMA 控制器发向 CPU 发 DMA 请求；
2. CUP 接到信 后响应 DMA 请求，DMA 获得总线控制权；
3. DMA 控制器中地址寄存器的内容送到地址总线上，确定要传输的数据块；
4. 执行 DMA 传送；
5. 撤消总线请求，CPU 收回总线控制权

简述中断传送方式和DMA传送相比有什么不同/h5>

1. 中断方式通过程序实现数据传送，而DMA方式不使用程序直接考硬件来实现，信息速度快；
2. CPU对中断的相应是在执行一条语句之后，而对DMA的相应则可以在指令执行过程中的任何两个存储周期之间，请求响应快；
3. 中断方式必须进行切换程序，要进行保护和恢复操作，DMA仅挪用了一个总线周期，不改变CPU现场，额外花销小；
4. DMA请求的优先权比中断请求高，CPU优先相应DMA请求，是为了避免DMA所连接的高速外设丢失数据；
5. 中断方式不仅具有I/O数据的传送能力，而且还能处理异常事件，DMA只进行I/O数据传送。
6. 总而言之，在进行I/O控制时，DMA控制方式速度快，但程序中断控制方式的应用范围比DMA控制方式广。

第六章 中断系统与可编程中断控制器8259A

• 考核要求
  1. 了解外设为什么不能直接与总线连接，接口起什么作用，了解接口完成的功能。
  2. 掌握接口内部基本组成；掌握端口的概念，明确端口与接口的关系；掌握端口的 2 种编址方 式及各自特点。
  3. 掌握常用的输入/输出方法，理解其各自特点及应用场合。要求深入理解条件传送方式和中 断传送方式的区别。
  4. 要求深入理解中断的概念，掌握中断全过程包含的步骤，掌握 8086CPU 响应中断的条件及响 应过程，理解中断服务程序的一般构成。
  5. 了解 8086 系统中断源的分类，掌握 8086CPU 对它们的管理方法。
  6. 了解中断控制器 8259A 的基本结构与工作原理。

什么是中断源以及区分方法/h5>

1. 识别方法
   1. 每个中断源都有一体哦啊中断请求信 ，且固定一个中断服务程序入口地址，CPU一旦监测到某条信息线有中断请求，进入相应的中断服务程序。
   2. 向量中断，使用向量中断的中断源，除了能传输中断外还能在CPU响应了它的中断请求信 后输出一个向量，CPU根据这个中断向量能够获得该中断程序的入口从而为其服务。

什么是中断响应/h5>

1. 中断响应时当CPU接受到中断请求时，暂停当前程的运行，保存断点地址，找到中断服务程序的入口地址，准备执行中断服务。

向CPU中断请求但CPU不响应，原因是什么/h5>

1. CPU处于关中断状态；

2. 中断请求被屏蔽；

3. 该中断请求时间过短，未能保持到指令周期；

4. CPU已经释放总线及响应了DMA请求，未收获总线控制权；

CPU响应中断处理过程/h5>

1. 中断请求
2. 中断判优
3. 中断响应
4. 中断处理
5. 中断返回

8086内部中断的种类和特点/h5>

1. 内部中断又称软件中断，只能通软件调用，不可屏蔽中断包括溢出中断、除法出错中断、单步中断、INT指令中断，断点中断
2. 中断类型码或包含在指令中或是预先规定的
3. 不执行INTA总线周期
4. 除单步中断外，任何内部中断都无法禁止
5. 除单步中断外，任何内部中断优先级都比外部高

简述查询传送方式的原理，与查询方式相比，中断传送有什么优点/h5>

1. 查询传送方式在传送数据前先查询外设的状态，当外设没有准备好，CPU执行I/O指令传送数据；若未准备好时，则CPU等待。
2. 优点：能较好得协调外设与CPU之间的定时关系，因而比无条件传送方式容易实现精准传送。
3. 缺点：该方式需要不断的查询外设的状态，大量时间花费在等待循环中，当主机与中、低速外设交换信息时，大大降低CPU的利用率。
4. 中断传送优点：提高CPU的效率；CPU与外设、外设与外设之间能并行工作。

1. 简述可屏蔽中断和非屏蔽中断、内部中断和外部中断的区别。

1. 受中断标志位控制的可进行允许或禁止操作的中断，称为可屏蔽中断；必须立刻响应的中断请求，如电源掉电、机器故障等，不受中断标志位控制的中断称非屏蔽中断。
2. 内部中断是指中断源来自主机内部，如运算出错、程序调试和软件中断等；部中断来自主机之外，往往通过 CPU 的中断请求引脚引入主机，如外部设备、实时时和硬件故障产生的中断等。

2. 8259A配合CPU完成哪些任务，内部寄存器有什么用

? 多个外部中断源通过8259A连接到CPU芯片的IXTR输入端，8259A区分中断向量，判定并管理各中断源的优先级等。向CPU 发出中断请求信 ，接受CPU的中断回答信 并提供中断类型码。

1. 中断请求寄存器IRR, 存放外部的中断请求情况，具有锁存功能。
2. 中断屏蔽寄存器IMR, 存放中断屏蔽信息。
3. 正在服务寄存器ISR, 保存正在被服务的中断请求的情况。

3. 8259A的基本组成有：

1. IRR, 8位中断请求寄存器，用来存放从外设来的中断请求信 IR0 ~ IR7;
2. IMR, 8位中断屏蔽 寄存器，用来存放CPU送来的屏蔽信 ；
3. ISR, 8位中断服务寄存器，用来记忆正在处理中的中断级别；
4. PR，优先级判别器, 也称优先级分析器；
5. 控制逻辑；
6. 数据总线缓冲器；
7. 读/写逻辑；
8. 级联缓冲器/比较踞。其中，IRR、IMR、ISR、PR和控制 逻辑五个部分是实现中断优先管理的核心部件。

二、8086引脚

1. 模式切换

1. $MN/\overline{MX}$ (Minimum / Maximum mode control，模式控制信 ，输入)

   为高电平，表示 CPU 工作在最小模式系统中, 为低电平，表示 CPU 工作在最大模式系统中。

2. 两种模式共享的引脚信

1. $A{D}_{15}?A{D}_0$ ( Address Data Bus,地址/数据复用线，双向、三态 )

   分时复用的地址数据总线。传送地址时以三态输出，传送数据时可以以双向三态输入/输出。

2. 声明：本站部分文章及图片源自用户投稿，如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢！