基于 NIOS-II 软核的流水灯

• 一、实验介绍
• • （一）实验目的
  • （二）实验内容
  • （三）实验原理
  • （四）实验器件
• 二、硬件设计
• • （一） 新建一个工程
  • （二） Qsys 系统设计
  • （三）完成 Qsys 设计的后续工作
  • （四）进行逻辑连接和生成管脚
  • （五）芯片引脚设置
  • （六）编译工程
  • （七）分配物理针脚
• 三、软件设计
• • （一）用 Eclipse编写流水灯程序
  • （二）运行流水灯项目
  • （三）运行结果
• 四、总结
• 五、参考资料

一、实验介绍

（一）实验目的

（1）学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握 Nios II 软件的开发流程，软件的基本调式方法。

（二）实验内容

使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括：
(1) 在 Quartus Prime 中建立一个工程；
(2) 使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统；
(3) 在 Quartus Prime 工程中编译基于 Nios II 的硬件系统并生成配置文件.sof；
(4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++工程，编写一简单用户程序，在
Nios II SBT 中编译程序生成可执行文件.elf；
(5) 将配置文件.sof 和可执行文件.elf 都下载到 FPGA 进行调试运行。

（三）实验原理

等空间使用片内 RAM，不使用任何片外存储器。整个系统的框图如图 1 所示。
从图 1.1 控制 LED 闪烁的系统框图可知，其它逻辑与 Nios II 系统一样可存在于 FPGA
中。Nios II 系统可与其它片内逻辑相互作用，取决于整个系统的需要。为了简单起见，本实
验在 FPGA 内不包括其它逻辑

（二） Qsys 系统设计

(2)添加 jtag uart 接口。

标签栏中的找到 ，然后点击

jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过内嵌在 Intel FPGA 内部的 JTAG电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。

将jtag_uart_0重命名为jtag_uart；
进行clk、reset以及master-slave的连线；

（五）芯片引脚设置

1.菜单里选择 Assignments-device，然后如下图所示点击 Device pin options

2…启动 Workspace 选择当前的项目目录，点 OK

（2）在 ”SOPC Information File name” 窗口中选择 kernel.sopcinfo 文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在 ”Project name” 输入 ”helloWorld” ，Project template选择 Hello World。

（二）运行流水灯项目

(1). 用户将运行程序来观察编译代码的执行，在菜单栏中选择 →


（三）运行结果

结果如下，按key0会复位


四、总结

本次实验，我初步掌握 了Nios II 软核的定制方法、通过流水灯的实验基本上掌握 Nios II 软件的开发流程，软件的基本调式方法。

五、参考资料

基于NIOS-II软核流水灯实现

声明：本站部分文章及图片源自用户投稿，如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢！