软件使用错误（警告）记录（持续更新）

软件使用错误（警告）记录

• • 一、Vivado
  • 二、ModelSim
  • 三、WSL

一、Vivado

1 [IP_Flow 19-3153] Bus Interface ‘clk’: ASSOCIATED_BUSIF bus parameter is missing.
错误原因：自定义IP核的时候，clk这个信 没有 ASSOCIATED_BUSIF 这个属性
解决办法：添加对应属性
参考：链接

5.[Runs 36-527] DCP does not exist: c:/Users/NightVoyager/AppData/Roaming/Xilinx/Vivado/.Xil/Vivado-18748-DESKTOP-GU4F0FG/coregen/design_1_mig_7series_0_2/design_1_mig_7series_0_2.dcp

一加这个信 就 错
愚蠢的错误，probe2没有连接。。。。

7.[Vivado 12-4739] create_clock:No valid object(s) found for ‘-objects [get_ports CLK50MHZ]’. [“C:/Users/NightVoyager/Desktop/e203ex/fpga/ddr200t/obj/ip/BDTESTV1/TestV1/TestV1.xdc”:9]
警告描述：提示没有找到 CLK50MHZ 这个管脚。但是在顶层文件里面确实声明了这个管脚，名字一样(顶层文件输入到TESTV1，TESTV1是用BD生成的，这个时钟用于输入到MMCP产生两路低速时钟)
解决办法：尝试将net同时修改为不同的名字
结果：成功解决

8.Cannot debug net ‘DDR3_addr[0]’; it is not accessible from the fabric routing.
错误(警告)描述：在给DDR输出管脚设置成(使用ILA抓取DDR的输出管脚的波形)的时候 错，提示不可以设置成debug管脚。
解决办法：暂未找到

二、ModelSim

1 Iteration limit reached at time 660 ns
问题描述：在660ns的时候，超出了迭代限制（5000次），问题出在在做浮点加法器的仿真的时候，考虑不周全，当出现0+0的情况是，状态一直锁定在MOVE
解决办法：检查修改代码，若是代码没问题可以增加迭代次数在做尝试。
出问题的代码：

三、WSL

1.WSL2启动时提示：参考的对象类型不支持尝试的操作
问题描述：在安装WSL然后其自动安装Ubuntu的时候，在创建用户要求输入用户名时 错 参考的对象类型不支持的操作
问题原因：某些加速器，VPN的socket端口与WSL的端口有冲突导致
解决方法：参考博客参考的对象类型不支持尝试的操作