cadence约束管理器在PCB设计规则设置中是必不可少的，它也称为DRC检查规则，用来确定电路板的走线规则是否符合PCB设计要求。本节主要是给大家介绍约束管理器的6个界面。

首先，可以通过菜单
Setup/constraints/Constraint Manager…或者点击图标

进入约束管理器。

1.电气规则设置界面

Electrical：电气规则设置选项，在Electrical Constraint Set中设置不同的电气规则，在Net下将前面的规则赋予需要的 络

2.物理规则设置界面

Physical：物理规则设置选项，在Physical Constraint Set中设置不同的物理规则，在net下将前面的规则赋予需要的 络；其中Region 是区域规则，主要针对BGA、引脚间距小、出线密度高的器件，需绘制一个区域框并赋予区域规则，区域内线宽和间距都可能小于区域外，物理规则下能够赋予物理规则。

3.间距规则设置界面

Spacing：间距规则设置选项，在Spacing Constraint Set中设置不同的物理规则，在net下将前面的规则赋予需要的 络，Net Class-Class是设置 络类之间的间距，补充 络间距之间的不足。Region中可以赋予区域间距规则。

4.同名 络间距规则设置界面

Same Net Spacing：同名 络间距设置选项，即一个 络本身之间的间距，主要是在需要绕线时运用。

5.属性设置界面

6.DRC界面

DRC：DRC错位查看选项，能够查看不同规则下错误的数量和位置，以及和错误相关的规则约束条件。

对高速PCB设计软件 cadence16.6版本约束管理器界面进行介绍完毕后，下期继续为大家介绍与 络有关的约束与规则的讲解。

中国唯一经人 部、中国职协联合认证的高速PCB设计考试认证/培训就业平台

权威认证，海量案例，高薪offer，一路晋升，上快点PCB(www.eqpcb.com)就够了~

中国最具影响力的高速PCB设计B2C平台

1000余家企业一键发布需求，5000余位layout工程师轻松接单~