Mentor Xpedition教程10

第13章动态铺铜

对平面进行铺铜是PCB设计后期的一个重点操作。将电源用铺铜平面的方式连接起来能够减小电流密度,防止因电流太大而带来的过热风险:对于整板通用的电源与地 络,采用平面层的方式进行连接,能够减小电源

回路的阻抗,不仅能改善设计的电源完整性,而且还能极大地简化布线设计,并为内层的高速信 起到屏蔽与阻抗参考的作用。

Xpedition的动态铺铜功能,从 Expedition时代开始就是所有EDA工具中最高效的,至今仍是所有EDA软件中对动态铺铜支持得最好的软件,尤其在面对具有多个复杂平面的设计时,其他软件都纷纷采用关闭铜皮显示或将铜皮转为静态、草图等,以减小数据运算量的方式让软件正常运行,但Xpedition/ Expedition不论平面的铜皮数据多复杂,它总能以极快的速度显示出来,动态反馈给工程师所有铜皮的最新结果。

13.1动态铜皮选择理由

请注意,上述描述中,“铜皮”包含了走线 Trace与Pad等一切铜皮相关对象。

若读者对负片的理解不够深刻,则很容易在设计含负片的PCB时出现错误,因为负片的设计方法与常规的“所见即所得”大相径庭,并且在操作中还额外多出了许多设置,非常不便。

目前的光绘处理技术已经有了极大的发展,正片、负片的数据量差距跟由此带来的设计风险相比,已经完全可以舍弃负片来规避风险,并且这也是工业设计的一个趋势,越来越多的设计都运行在纯正片环境。

至于铜皮的静态与动态之分,本章开篇也已做了简要介绍,其区别在于实时显示时的计算数据量,静态铜皮由于不用显示出实时的避让,仅显示铜皮所在区域,因此数据量非常小,几乎不用进行计算;动态铜皮则需根据约束设置中的安全间距,实时计算并显示铜皮与其他对象的间隙,因此计算量非常大,但是显示效果却是最好的,工程师能够非常直观地了解铜皮的形状,对设计帮助非常大。

图14-13对走线进行修复

图14-14自动修复后的结果

一般DRC冲突修正后,“ Review hazards”窗口会同步更新其最新间距如图14-14中已经自动变为0.229标准间距。但是在复杂电路设计时,开着Review hazards”再对PCB做修改操作,会严重拖慢软件运行速度,因为软件一直在检测所有的DRC间距实时变化,所以建议大型PCB做修正操作时关掉“ Review hazards”窗口。

14.3本章小结

通过本章的介绍,读者应该完全掌握如何检查一个设计,并结合布线操作中介绍的显示方法,快速灵活地定位DRC冲突对象,对约束违规处进行仔细、再仔细的检査,确保设计无任何电气连接属性冲突,方可进行下

步的工程出图操作。

注意:大型企业中,重要且复杂的PCB在出图前,一般会为DRC检查专门留出半天时间,并再请一两位未参与PCB设计的EDA工程师,对整板的所有DRC项再全部逐一检査一遍,以最大程度确保PCB的电气正确性。