Cadence推出用于早期软件开发的FPGA原型验证平台Protium S1

 搭载Palladium Z1硬件加速器，可无缝衔接硬件仿真和原型验证

内容提要：

• 基于FPGA的新一代原型验证平台，业界领先的Cadence验证套件家族新成员
• 设计初始启动时间平均缩短 80%
• Protium S1与Palladium Z1企业级仿真平台前端流程一致，容易实施和快速启动
• 支持的设计规模较上一代产品提高6倍

2017年3月2日，上海——楷登电子（美国 Cadence 公司，NASDAQ: CDNS）今日发布全新基于FPGA的Protium?S1原型验证平台。借由创新的实现算法，平台可显著提高工程生产效率。Protium S1与Cadence? Palladium? Z1企业级仿真平台前端一致，初始设计启动速度较传统FPGA原型平台提升80%。Protium S1采用Xilinx? Virtex?UltraScale? FPGA技术，设计容量比上一代平台提升6倍，性能提高2倍。产品正式发布之前，Protium S1已被 络、消费者类和存储类市场多家厂商先期采用。如需了解更多详情，请参访www.cadence.com/go/protium-s1或点击阅读原文链接

“Cadence Protium S1平台可以确保多至数以百计的软件开发者在开发流程的最早阶段，就能专注于设计验证和软件开发，而不是原型验证。“Xilinx公司系统软件、集成和验证事业部资深总监Peter Ryser谈到，“结合Cadence Palladium Z1硬件仿真加速平台的标准流程，使开发更平滑的从硬件仿真过渡到原型验证，大大提升了我们的效率。”

 “作为以太 、InfiniBand智能互联解决方案与服务器、存储和超集聚基础架构的领先供应商，我们设计复杂度的持续增加，对验证环节提出了更严苛的要求。”Mellanox Technologies公司硅工程副总裁Alon Webman讲到，“Cadence Protium S1平台与Palladium Z1硬件加速器凭借其业界领先的一致性，使我们能够优化硬件加速和FPGA原型验证之间的平衡。由于ProtiumS1平台进行硬件回归和软件开发的速度远高于硬件仿真，使得我们可以将Palladium Z1硬件加速器更加专注地用于硬件和软件验证领域的更高价值使用模式。”

Protium S1平台凭借以下优势来助力设计师进一步提高生产力：

• 超高速原型设计：Protium S1平台具备先进的存储单元建模和实现能力，可将原型设计启动时间从数月降至数日，大幅提前固件开发日程。
• 方便使用与采纳：Protium S1平台和Palladium Z1共享一套通用编译流程，现有编译环境的重复利用率最高可达80%；两个平台之间保持前端流程高度一致。
• 创新的软件调试能力：Protium S1平台提供多种提高固件和软件生产力的功能，包括存储单元后门读写、跨分区转存波形、force-release语句，以及运行时钟控制。

“近几年来，业界愈加注重早期软件开发，从而进一步缩短整体项目时间，这也是我们开发更先进的硬件仿真和 FPGA 原型设计平台的动力所在。”Cadence公司高级副总裁兼数字与签核事业部、系统与验证事业部总经理AnirudhDevgan 博士表示。“Protium S1 为软件开发团队提供完整必需的软硬件组件、全面集成的实现流程、更快的设计启动时间和最先进的调试能力，使其可以提前数月交付更具吸引力的终端产品。”

Protium S1是Cadence验证套件家族的新成员，全面符合Cadence系统设计实现（SDE）战略，该战略的宗旨是帮助系统和半导体设计公司以更高的效率生产更完整、更具竞争力的终端产品。该验证套件搭载最先进的核心引擎，采用验证互联技术及方案，帮助客户优化设计质量，提高生产力，满足不同领域和应用的验证需求。