FPGA HDL仿真：Questa

Questa仿真

Questa先进的仿真器结合了高性能和大容量的仿真技术，采用统一的先进调试功能对工业界标准的语言进行最完整的支持。Questa先进的仿真器是Questa验证平台的核心仿真与验证引擎，它支持TLM到晶体管级的抽象，其包括了三个版本：Questa Core、Questa Prime和Questa Ultra。

特性

领先的对HDL混合语言的支持；

支持VHDL,、Verilog、SystemVerilog、SystemC、PSL、UPF和UCDB；

支持工业界先进的标准验证方法学：ABV、OVM和UVM；

对所有语言和抽象级别的全面集成化调试能力。

优势

多语言流程中对所有语言的高性能支持；

统一的高性能覆盖率收集和分析能力(UCDB)；

易用且快速的多抽象和多语言调试环境，包括事务级和基于类的调试。

好处

统一覆盖率允许所有验证工具在唯一的源头收集数据，从而保证独一无二的覆盖率收敛能力；

统一的调试和编译可以让所有验证工具更快的集成起来。

Questa Formal和CDC方案

耗尽的、复杂验证挑战的自动化解决方案

Questa形式化技术提供广泛的形式化解决方案，并且该应用弥补大量关键领域中仿真的不足。Questa形式化应用大大提升了验证的效能以及设计的质量，它采用耗尽的方式去发布验证任务，这在传统的方法中是很难做到的。同时，对使用者并不要求形式化验证和基于断言的验证经验。

即使是最精心设计的UVM验证平台也不是绝对完备的，因为随机约束方法不能覆盖每一个边角情况。 很不幸，这意味着即便100%功能覆盖已经被达到，在一些无法想象的状态空间上仍然可能存在搅局的bug。因此，形式化验证技术在当今复杂的设计中扮演着一个至关重要的角色。形式化验证工具静态的分析设计在某个特定属性方面的行为。形式化技术用耗尽的方法发现所有可能的输入序列，以一个广度优先的搜索方式，揭示那些可能被遗漏的设计错误。

Questa Formal工具为熟悉形式化和基于断言方法学的设计和验证工程师提供强大的形式化分析能力。在这个平台上，Mentor Graphics公司已经建立了一个广泛的形式化技术解决方案和应用技术，它将挑战当今的验证技术难题，并且这一技术已经非常的自动化，可以让非专业人员在最小的专业训练后能够很好的使用它。Questa Formal解决方案和应用技术包括：

• Clock domain crossing verification

• Common RTL coding error detection

• X-state verification

• Coverage closure

• Property generation

• Connectivity checking

• Register checking

• Secure path integrity checking

• I/F protocol compliance verification

• IP-block design assurance

• Bug hunting – pre- and post-silicon

• Reset logic tree checking

好处和亮点：

• 更早发现bug – Questa Formal应用技术使得验证工作可以在验证平台尚未准备好之前，设计阶段就已经开始。

• 提高验证质量– Questa Formal应用技术利用覆盖率收敛自动化解决方案、X检查和寄存器确认技术进一步提高验证的能力。

• 对于具体的设计，实施完整的、精准的、按钮式的自动化验证在传统的方法中是非常困难或者说是不可能的。

• Questa Formal应用技术同仿真和硬件加速器一起被集成到了企业验证平台中，它们具有共同的特性，比如，验证管理、编译器、调试器和对

• SystemVerilog、Verilog、 VHDL、UPF等语言的支持，这使得验证过程和目标从底层引擎中抽离出来。

• 高性能：在Questa Formal的核心技术中，对时钟性能、memory使用和内存消耗的专项应用研究和工程投资在持续的增加。