ZYNQ学习之旅–PS_MIO_INT

这里写目录标题

• 简介
• BD设计
• 软件设计

简介

中断是一种当满足要求的突发事件发生时通知处理器进行处理的信 。中断可以由硬件处理单元和外部设备产生，也可以由软件本身产生。对硬件来说，中断信 是一个由某个处理单元产生的异步信 ，用来引起处理器的注意。对软件来说，中断还是一种异步事件，用来通知处理器需要改变代码的执行，不过，轮询所产生的中断的过程是同步的。
当处理器收到中断，它会停下当前正在做的任务，然后跳转到需要处理的地方去。这和轮询的方式是相反的，轮询是由软件同步获取设备的状态。在中断方式中，不需要由处理器不断地轮询设备的 I/O 端口来查看是否需要处理，设备本身会中断处理器。中断（主要是硬件中断）可以进一步被分类为以下几种类型：

? 可屏蔽中断（Maskable Interrupts，IRQ)—可通过在中断屏蔽寄存器中设定位掩码来关闭。触发可屏蔽中断的事件源不总是重要的。程序设计人员需要决定该事件是否应该导致程序跳到所需处理的地方去。使 用可屏蔽中断的设备包括定时器、比较器和ADC。
? 不可屏蔽中断（Non-Maskable Interrupts，NMI)—无法通过在中断屏蔽寄存器中设定位掩码来关闭。这些是不可忽视的中断。NMI 的事件包括上电、外部重启（用实际的按钮）和严重的设备失效。 ? 处理器间中断（Inter-Processor Interrupts，IPI)—在多处理器系统中，一个处理器可能需要中断另一个 处理器的操作。在这种情况下，就会产生一个 IPI，以便于处理器间通信或同步。 Zynq 芯片的 PS 部分是基于使用双核 Cortex-A9 处理器和 GIC pl390中断控制器的 ARM 架构。中断结 构与 CPU 紧密链接，并接受来自 I/O外设（IOP）和可编程逻辑（PL）的中断。中断控制器架构如下图所示：

BD设计