复 习
第一章
计算机系统的组成
软件系统
硬件系统：五大部件；总线
冯·诺依曼思想
现代计算机的结构
总线：概念、特点、分类、结构
计算机系统的层次结构
软件与硬件的关系
计算机系统的性能指标
计算机系统的分类
重点：
计算机系统的组成的概念；各部件的作用；冯·诺依曼思想；计算机系统的层次结构的概念；软件与硬件逻辑上等效的概念。
出题形式：
填空、选择、判断、简答
试题分析：
计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化，同时 ( ① )。
① 减少了信息传输线的条数 ② 提高了信息传输的速度
③ 减少了信息的传输量 ④ 加重了CPU的工作量
冯·诺依曼思想的核心是计算机软件、硬件在逻辑功能上等效。 ×
第二章
数制及数制转换
带符 数的表示：原码、反码、补码、移码以及各种码制与真值之间的转换
定点数的表示格式和数据表示范围
浮点数的表示格式和数据表示范围、浮点数的规格化数、原码／补码的规格化规则
IEEE 754标准浮点数的表示格式(32位单精度)、与真值之间的转换规则
非数值符 的表示：字符的ASCII码、字符串的存放方法；汉字编码的关系、汉字字库的容量计算
十进制数串的表示：BCD码、压缩的十进制数串
奇偶校验码、海明校验码、循环校验码的编码方法和校验方法；海明校验码码长的计算公式、各种校验码的检错和纠错能力；校验码的检错、纠错能力与码距的关系
重点：
原码、反码、补码、移码以及各种码制与真值之间的转换方法；浮点数的规格化数、最大、最小数的表示；IEEE 754标准浮点数的表示格式与真值之间的转换；校验码的检错、纠错能力与码距的关系、海明校验码码长的计算公式、循环校验码的编码方法和校验方法、生成多项式的特点及对生成多项式的要求。
出题形式：
填空、选择、判断、计算★
试题分析：
移码表示法主要用于 ( ② )。
① 进行两个操作数的加减运算 ② 表示浮点数的阶码
③ 进行两个操作数的乘除运算 ④ 表示浮点数的尾数
2．阶码和尾数的位数各自反映了浮点数的什么特性/p>
答：阶码的位数决定了浮点数表示的数据范围；尾数的位数决定了浮点数表示的数据精度。
3. 已知某机的浮点数格式如下：
01 89 31数符阶 码尾 数其中：阶码采用移码表示，尾数采用补码表示，基值均为2。
(1) 写出该浮点数格式的规格化最小正数十六进制机器数形式及其对应的十进制真值。
(2) 设该浮点数的十六进制机器数，其对应的十进制真值是多少/p>
(3) 为IEEE754单精度格式浮点数的十六进制表示，则对应的十进制真值是多少提示：IEEE754单精度浮点数阶码采用移127码，尾数采用原码表示且小数点前隐含一个1)。
答：(1)规格化最小正数十六进制机器数形式：
01000 0000 0000 0000 0000 000
对应的十进制真值：2－1×2－128＝2－129
(2) 144＝010010000000000000000000＝＋(2－1＋2－4)×2＋8＝0.5625×2＋8＝144
(3)800＝010010000000000000000000
指数＝2－127＝136－127＝9
尾数＝(1. 10010000000000000000000)2＝1＋0.5625＝1.5625
对应的十进制真值为：1.5625×29＝800
第三章
定点补码加减运算规则、溢出判断方法、定点补码加减运算的逻辑电路、算术逻辑运算部件的工作原理
一位原码、补码的乘法运算规则以及乘法运算的硬件逻辑电路的结构和工作原理
一位原码/补码不恢复余数除法运算规则、布斯除法运算规则以及除法运算的硬件逻辑电路的结构和工作原理
实现快速乘除法运算的基本方法：两位原码／补码乘法规则，阵列乘／除法器的实现；
浮点四则运算的方法和步骤
加减运算：求阶差、对阶、尾数加减、结果规格化、尾数的舍入规则
乘除运算：阶码加减、尾数乘除、结果规格化、尾数的舍入规则
逻辑运算、各类移位的规则
重点：
定点补码加减运算、溢出判断方法；一位原码、补码的乘法运算及硬件逻辑电路的结构；阵列乘法器的实现；一位布斯除法的运算规则及除法运算的硬件逻辑电路；浮点四则运算的方法和步骤；移位计算。
出题形式：
填空、选择、判断、计算★(结合定点加减乘除算法，进行浮点四则运算)
试题分析：
设机器字长为8位，[x]补＝
相关资源：管道壁厚计算软件_管道壁厚计算软件-制造工具类资源-CSDN文库
声明：本站部分文章及图片源自用户投稿，如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢！