手把手的iVerilog仿真教程：基于开源工具iVerilog Assistant

????????在小助手中，双击文件树可以打开相应的文件，双击project可以打开工程路径，双击source、testbech、document同样可以打开相应路径。

配置

要让小助手能够正常工作，首先需要进行必要的配置。

添加源代码和测试代码

点击New Files按钮，弹出添加文件对话框。

这里有几个设置的参数，对照右边生成的代码就明白了。

此处添加一个叫”test.v”的测试文件**。注意测试文件的模块名程序不允许修改，默认是文件名加”_tb”。另外请不要更改vcd文件的名字，否则会找不到vcd文件弹不出波形！**（高手随意??）

仿真

仿真之前请先指定【顶层模块】，和【测试代码】

点击编译按钮，不出意外可以看到弹出绿字大黑窗（控制台），如果有 错信息，那么需要一条一条耐心修正，不断重新编译。如果编译成功会产生vcd文件，同时也会打印testbench中所有通过$display，$write的内容。

点击仿真按钮，如果选择产生vcd文件，可以看到弹出GTKWave，在GTKWave中可以观察相应信 的波形。

建立模板的时候可以在任意位置插入MASK，这意味着，如果MASK对应的字符与实际意义存在冲突（例如&date&在上下文中是女盆友的名字??），程序将无法按照设想保留这些字符（会被替换为当天时间日期）。

示例程序：二进制转BCD码

选择合适位置新建一个工程。

双击bin2bcd.v，填上以下代码

保存以后接下来新建测试文件。