文章目录
-
- 一.FPGA
-
- 简介
- 相关名词解释
- 硬件资源
- FPGA开发流程
- 二.编写一个简单的流水灯项目
-
- Quartus软件介绍:
- 新建工程
- 编写Verilog HDL文件
- 查看RTL级门电路
- 仿真测试
- 硬件测试
- 三.总结
一.FPGA
简介
FPGA(Field Programmable Gate Array)是在PAL
(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
与传统模式的芯片设计进行对比,FPGA
芯片并非单纯局限于研究以及设计芯片,而是针对较多领域产品都能借助特定芯片模型予以优化设计。从芯片器件的角度讲,FPGA 本身构成
了半定制电路中的典型集成电路,其中含有数字管理模块、内嵌式单元、输出单元以及输入单元等。在此基础上,关于FPGA芯片有必要全面着眼于综合性的芯片优化设计,通过改进当前的芯片设计来增设全新的芯片功能,据此实现了芯片整体构造的简化与性能提升。
相关名词解释
IP:相当于三方库
软IP核:自己设计写的
硬IP核:集成好的
LAB:每个LAB由16个LE(Logic Element)组成
硬件资源
我这里使用的是CycloneIV系列的EP4CE6F17C8,如下图所示:
①逻辑阵列块LAB,该部分颜色越深,表示使用资源越多
点击放大图标,然后点击查看的某个LAB,可以看到每个LAB由16个LE组成,每个LE又由1个LUT和1个寄存器组成
RTL仿真:理论仿真
门级仿真:有延迟,接近实际
Verilog语言中数字进制的表示方法:
=:阻塞赋值
<=:非阻塞赋值
#n:延迟n纳秒
if&else
新建工程
工程创建步骤:
编写Verilog HDL文件
led.v
编写好代码,点击该图标进行编译:
查看RTL级门电路
点击Tools–>Netlist Viewers–>RTL Viewer查看门级电路
仿真测试
编写测试文件:
led_tb.v
将该文件保存在sim文件夹下
点击Assignments–>Settings–>Simulation–>Compile test bench
硬件测试
为该项目的输入输出绑定相应引脚:
查看开发板引脚信息:
点击该图标进行下载

三.总结
通过本次学习,熟悉了EP4CE6F17C8的开发板相关结构,Verilog HDL的代码编写以及测试文件的编写,学习整个FPGA工程的相关流程,掌握了Verilog相关语法。
声明:本站部分文章及图片源自用户投稿,如本站任何资料有侵权请您尽早请联系jinwei@zod.com.cn进行处理,非常感谢!