FPGA第一个实验—-流水灯

         最近有空，想系统学一下FPGA,尽管在本科期间接触过EDA的一些课程内容，但还是遇到了很多问题。

Quartus II软件安装就安了小半天，万幸破解成功了。

       上述为下载的全部文件，包括Quartus II软件安装，帮助安装，器件库安装，仿真工具ModelSim安装，关于具体软件下载，安装过程以及破解请浏览这位博主的博客：https://blog.csdn.net/yxswhy/article/details/79612383

        首先开始了第一个流水灯实验：

         在仿真过程中遇到了一些问题：

                 1. Critical Warning (332012): Synopsys Design Constraints File file not found: ‘lsd_test.sdc’. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

这个问题，一般情况下可以忽略，但是当你设置Tools 选项中的Options中的Massage中的Promote critical warning messages to error messages，打勾后，综合编译就会一直提示错误，使得编译无法通过，无法往下进行。

                 2.第二个问题是把sof文件转为jic文件，步骤如下：

打开File>Convert Programming Files

选择类型为.jic,选择要下载的芯片类型，点击Flash Loader添加所用的芯片，点击SPF Data选择需要转换的sof文件

        以上为四个流水灯实验，以及实验中遇到的问题，Verilog语言编程主要是描述一个数电电路，语言很简单，但数字电路的知识还有待进一步提高，加油↖(^ω^)↗