8086

• 8086的性能特点
• 8086的组成部分
• 8086引脚图及功能

8086的性能特点

16位的内部结构，16位双向数据信 线；

20位地址信 线，可寻址1M字节存储单元；

较强的指令系统；

利用第16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口；

中断功能强，可处理内部软件中断和外部中断，中断源可达256个；

单一的＋5V电源，单相时钟5MHz。

8086的组成部分

1、总线接口部件BIU
　　总线接口单元的功能：

从内存中取指令到指令预取队列

负责与内存或输入/输出接口之间的数据传送

在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。

2、执行部件EU
　　
　　指令执行————————-在ALU中完成

暂存中间运算结果—————-通用寄存器

保存运算结果特征—————-标志寄存器flags
　　

③.偏移地址

偏移地址是某存储单元相对其所在段起始位臵的偏移字节数，或简称偏移量。它是一个16位的地址，根据指令的不同，它可以来自于CPU中不同的16位寄存器（IP、SP、BP、SI、DI、BX等）。

④.物理地址的形成

物理地址是由段地址与偏移地址共同决定的，段地址来自于段寄存器（CS、DS、ES、SS），是十六位地址，由段地址及偏移地址计算物理地址的表达式如下：

物理地址=段地址*16+偏移地址

8086引脚图及功能

⑴AD15～AD0（addressdatabus）：地址/数据总线，双向，三态。
这是一组采用分时的方法传送地址或数据的复用引脚。根据不同时钟周期的要求，决定当前是传送要访问的存储单元或I/O端口的低16位地址，还是传送16位数据，或是处于高阻状态。

⑵A19/S6～A16/S3（address/status）：地址/状态信 ，输出，三态。
采用分时的方法传送地址或状态的复用引脚。其中A19～A16为20位地址总线的高4位地址，S6～S3是状态信 。S6表示CPU与总线连接的情况，S5指示当前中断允许标志IF的状态。S4，S3的代码组合用来指明当前正在使用的段寄存器。S4，S3的代码组合及对应段寄存器的情况。

⑶BHE（低）/S7：允许总线高8位数据传送/状态信 ，输出，三态。
为总线高8位数据允许信 ，当低电平有效时，表明在高8位数据总线D15～D8上传送1个字节的数据。S7为设备的状态信 。

⑷RD/（read）：读信 ，输出，三态，低电平有效。
信 低电平有效时，表示CPU正在进行读存储器或读I/O端口的操作。

**⑸READY（ready）：准备就绪信 ，**输入，高电平有效。

READY信 用来实现CPU与存储器或I/O端口之间的时序匹配。当READY信 高电平有效时，表示CPU要访问的存储器或I/O端口已经作好了输入/输出数据的准备工作，CPU可以进行读/写操作。当READY信 为低电平时，则表示存储器或I/O端口还未准备就绪，CPU需要插入若干个“TW状态”进行等待。

⑹INTR（interruptrequest）：可屏蔽中断请求信 ，输入，高电平有效。

8086CPU在每条指令执行到最后一个时钟周期时，都要检测INTR引脚信 。INTR为高电平时，表明有I/O设备向CPU申请中断，若IF=1，CPU则会响应中断，停止当前的操作，为申请中断的I/O设备服务。

⑺TEST：等待测试控制信 ，输入，低电平有效。

⑻NMI：非屏蔽中断请求信 ，输入，高电平有效。

当NMI引脚上有一个上升沿有效的触发信 时，表明CPU内部或I/O设备提出了非屏蔽的中断请求，CPU会在结束当前所执行的指令后，立即响应中断请求。

⑼RESET：复位信 ，输入，高电平有效。

RESET信 有效时，CPU立即结束现行操作，处于复位状态，初始化所有的内部寄存器。复位后各内部寄存器的状态，当RESET信 由高电平变为低电平时，CPU从FFFF0H地址开始重新启动执行程序。

⑽CLK：时钟信 ，输入。

CLK为CPU提供基本的定时脉冲信 。8086CPU一般使用时钟发生器8284A来产生时钟信 ，时钟频率为5MHz～8MHz，占空比为1:3。

⑾VCC电源输入引脚。

⑿GND：接地引脚。

⒀MN/MX：最小/最大模式输入控制信 。

引脚用来设置8086CPU的工作模式。当为高电平（接+5V）时，CPU工作在最小模式；当为低电平（接地）时，CPU工作在最大模式。

CPU工作于最小模式时使用的引脚信

当引脚接高电平时，CPU工作于最小模式。此时，引脚信 24～31的含义及其功能如下。

⑴M/IO：存储器、I/O端口选择控制信 。

信 指明当前CPU是选择访问存储器还是访问I/O端口。为高电平时，访问存储器，表示当前要进行CPU与存储器之间的数据传送。为低电平时，访问I/O端口，表示当前要进行CPU与I/O端口之间的数据传送。

⑵WR：写信 ，输出，低电平有效。

信 有效时，表明CPU正在执行写总线周期，同时由信 决定是对存储器还是对I/O端口执行写操作。

⑶INTA：可屏蔽中断响应信 ，输出，低电平有效。

CPU通过信 对外设提出的可屏蔽中断请求做出响应。为低电平时，表示CPU已经响应外设的中断请求，即将执行中断服务程序。

⑷ALE：地址锁存允许信 ，输出，高电平有效。

CPU利用ALE信 可以把AD15～AD0地址/数据、A19/S6～A16/S3地址/状态线上的地址信息锁存在地址锁存器中。

⑸DT：数据发送/接收信 ，输出，三态。

DT/信 用来控制数据传送的方向。DT/为高电平时，CPU发送数据到存储器或I/O端口；DT/为低电平时，CPU接收来自存储器或I/O端口的数据。⑹DEN/（dataenable）：数据允许控制信 ，输出，三态，低电平有效。

信 用作总线收发器的选通控制信 。当为低电平时，表明CPU进行数据的读/写操作。

⑺HOLD：总线保持请求信 ，输入，高电平有效。

在DMA数据传送方式中，由总线控制器8237A发出一个高电平有效的总线请求信 ，通过HOLD引脚输入到CPU，请求CPU让出总线控制权。

⑻HLDA：总线保持响应信 ，输出，高电平有效。

HLDA是与HOLD配合使用的联络信 。在HLDA有效期间，HLDA引脚输出一个高电平有效的响应信 ，同时总线将处于浮空状态，CPU让出对总线的控制权，将其交付给申请使用总线的8237A控制器使用，总线使用完后，会使HOLD信 变为低电平，CPU又重新获得对总线的控制权。

CPU工作于最大模式时使用的引脚信

当引脚接低电平时，CPU工作于最大模式。此时，引脚信 24～31的含义及其功能如下。

⑴S2，S1，S0（statussignals）：总线周期状态信 ，输出，低电平有效。

⑵RQ/GT：总线请求允许信 输入/总线请求允许输出信 ，双向，低电平有效。

该信 用以取代最小模式时的HOLD/HLDA两个信 的功能，是特意为多处理器系统而设计的。当系统中某一部件要求获得总线控制权时，就通过此信 线向8086CPU发出总线请求信 ，若CPU响应总线请求，就通过同一引脚发回响应信 ，允许总线请求，表明8086CPU已放弃对总线的控制权，将总线控制权交给提出总线请求的部件使用。RQ/GT0优先级高于RQ/GT1。

⑶LOCK/（lock）总线封锁信 ，输出，低电平有效。

信 有效时，表示此时8086CPU不允许其他总线部件占用总线。

⑷QS1，QS0（queuestatus）：指令队列状态信 ，输出。

QS1和QS0信 的组合可以指示总线接口部件BIU中指令队列的状态，以便其他处理器监视、跟踪指令队列的状态