目录

1.微型计算机系统概论

1.1微型计算机系统组成

1.2冯诺依曼结构

组成

工作过程

1.3进制转换

十进制转换为r进制

二进制和八进制，十六进制转换

1.4补码性质和加减运算

相关定义

补码加减法运算规则

溢出判断

1.5BCD码

1.6ASCLL码

1.7计算机总线

总线使用特点

三态门在总线中的应用

D触发器

2.8088/8086微处理器的体系结构

2.1.8086微处理器的编程结构

2.1.2部件功能

2.1.3标志位

2.2分段技术

2.2.1段加偏移

2.2.2堆栈

2.2.8086电路结构

2.2.18086电路结构图

2.2.2引脚功能

2.3存储器结构

2.3.18086存储器结构

/p>

2.4.8086最小模式系统

2.4.1.最小模式电路图

2.5.8086总线操作

2.5.1总线周期

第五章 存储器系统

存储器分类

按存取速度和在计算机系统中的地位分类

按存储介质和作理分类

半导体存储器

1、按器件分类

2、按存储功能分类

存储器的性能指标

1、存储器容量

2、存取速度

3、可靠性

4、性能/价格/p>

随机读写存储器（RAM)

分类

半导体存储器的组成

存储器与cpu的连接

8086存储器空间

存储器的连接

8086系统存储器接计基本技术

中断系统

6.1 基本概念

1、中断的定义

2、中断源和中断请求

3、中断系统的目的

4、中断分类

5、中断系统功能

中断处理过程

中断优先级和中断嵌套

中断优先级

中断嵌套

中断分类

1、外部中断

2、内部中断

中断向量表

中断向量的定义

8086/8088的中断向量表

4、8086/8088中断的分类

外部中断

内部中断

中断响应和中断处理过程

可屏蔽中断的响应和处理过程

6.3 可编程中断控制器8259A

8259A的引脚

8259A的内部结 构

8259A的

连接系统总线的

8259A的控制字及编程使/p>

1、初始化命令字

操作命令字

第七章 I/0接术

7.1 I/O接基本概念

外设的概念

接概念

I/O接基本功能

I/O接作/p>

I/O接送信息的类型

I/O接主要功能

I/O接基本结构

/p>

I/O端编址

I/O接地址分配

I/O端址的译码及信 的产/p>

I/O数据传送控制

程序控制

程序查询传送

中断传送

DMA

7.2 可编程定时/计数器Intel 8253

概述  

可编程定时/计数器8253的功能

三、可编程定时/计数器8253的内部结构框图

7.3 A/D转换和D/A转换

---

---

1.微型计算机系统概论

1.1微型计算机系统组成

1.2冯诺依曼结构

组成

由运算器，控制器，存储器，输入设备，输出设备，五部分组成

工作过程

数据，地址，指令均由二进制代码表示，把程序和数据存入存储器，给出程序的第一条指令地址，控制器从中按顺序不断读取指令，译码并执行直到全部操作完成。

1.3进制转换

十进制转换为r进制

由于十进制可以表示成

十进制整数部分，可以使用除r取余的方法进行转换，从多项式可看出每一次除以r可以逐渐得到从K0到K(n-1)的值，即从下至上表示从高位到低位。

小数部分，可以使用乘r取整的方式进行转换，从多项式可看出每一次成以r可得到K(-1)d到K(-m)的值

二进制和八进制，十六进制转换

三位二进制数表示成一位八进制，四位二进制数表示成一位十六进制数

1.4补码性质和加减运算

相关定义

原码，反码，补码是对于有符 数而言的。

正数：最高位为0，原码，反码，补码表示 都是一致的

负数：最高位为1，反码是原码除最高位外各位取反，补码为反码加一。

补码转换成原码：补码和原码存在互补关系，二者数值相加等于最高位为1，其余位为0的数，即补码再求补码（求反码加一）得到原码

补码加减法运算规则

[X±Y]补=[X]补+[±Y] 补

运算中规定：最高位第k位为1，其余位为0的补码的定义为

溢出判断

双高位判别法：最高位异或次高位进行判别。

1.5BCD码

采用四位二进制数来表示0-9，1010及以上的二进制数无意义

非压缩BCD码，用一个字节表示一个BCD码，前四位为0，后四位为BCD四位码

压缩BCD码，一个字节表示两个BCD码，即两位十进制数。

1.6ASCLL码

字符编码：采用7位二进制进行表示

数字0-9：字符’0‘的ASCLL码是0110000，其余数字类推

字母a-z：字符‘a’的ASCLL码是1000001，其余字母类推

字母 A-Z：字符’A‘的ASCLL码是1100001，其余字母类推

1.7计算机总线

总线是计算机中连接各部件的一组公共通信线。

总线使用特点

分时使用：①某一时刻只能有一个主控设备使用总线②某一时刻总线的输出 只能有一个，但输入的接受可以同时有多个

三态门在总线中的应用

三态门：输出可为1，0或高阻态的门。

①使用1，0输出进行信息传送，使用高阻态隔绝一条支路对其它部分的影响。

②使用三态门连接相应电路可以得到缓冲的输出

缓冲输出：拉电流（即向外传递的电流）可以达到较大值，灌电流（即向内传递的电流）也可以达到较大值。

非缓冲输出 ：拉电流能力很弱，灌电流能力较强，则需要拉电流较强的很多时候都不能作用。

D触发器

用作信 的保持锁存，拥有记忆功能的部件，帮助信息传递。

2.8088/8086微处理器的体系结构

2.1.8086微处理器的编程结构

2.1.2部件功能

BIU:总线接口部件

功能：1从取指令送到指令队列

           2.微处理器执行指令时，到指定的位置取操作数，并将其送至要求的单元

EU：执行部件

功能：

 (1)从指令队列中取出指令。

 (2)对指令进行译码，发出相应相应的控制信 。

 (3)接收由总线接口送来的数据或发送数据至接口。

 (4)进行算术运算。

2.1.3标志位

2.2分段技术

为什么要采用存储器“分段”技术/strong>

8086CPU可直接寻址的地址空间为220＝1M字节单元。CPU需输出

20位地址信息才能实现对1M字节单元存储空间的寻址。但8086

CPU 中所使用的寄存器均是16位的，内部ALU也只能进行16位运

算，其寻址范围局限在216＝65536(64K)字节单元。为了实现对

1M字节单元的寻址，8086系统采用了存储器分段技术。

2.2.1段加偏移

物理地址=段地址*16+偏移地址

2.2.2堆栈

特点：堆栈段的起始地址在低位，但是堆栈的栈底在堆栈段的最高地址，专用寄存器sp存储堆栈栈顶偏移地址。

出入栈：堆栈的操作指令push，pop都是对字进行操作；

              由于堆栈段的特点，有入栈先将sp减2，再将字存入；出栈先将字放出，再另sp加二。

2.2.8086电路结构

2.2.18086电路结构图

2.2.2引脚功能

①AD0~AD19：传输地址时，当作20位地址线；传输数据时，AD16~AD19做状态输出，AD0~AD15做数据输出。

②

③ALE：地址锁存信 ，表示输出的是地址信息，配合锁存器进行地址的锁存。

④M/

⑤

⑥

⑨clk：时钟信 ；

MN/MX:最大，最小模式选择信 ；

RESET：数据复位信 ，至少保持4个时钟周期有效，使标志寄存器及指令队列清零，cs段置为ffffh；

⑩中断类：

            INTR: 可屏蔽中断请求信 输入，高电平有效。表示外部向CPU提出中断申请。

INTA: 中断响应信 输出，低电平有效。表示外设的中断申请得到响应。

NMI: 非屏蔽中断申请信 输入，上升沿有效。表示外部有非屏蔽中断申请。非屏蔽中断不受软件控制，CPU必须响应。

2.3存储器结构

2.3.18086存储器结构

A0为零选中偶体，BHE为零选中奇体，由此有

BHE	A0	操作（读或写）
0	0	同时访问两个存储体，读写一个字
0	1	只访问奇地址存储体，读写高字节
1	0	只访问偶地址存储体，读写低字节
1	1	无操作

2.4.8086最小模式系统

2.4.1.最小模式电路图

其中8284A作为时钟发生器；三片8282（或74LS373）作为地址锁存器；两片8286/8287（或74LS245）作为数据收发器。

2.5.8086总线操作

总线操作分为总线读和写操作，它们的总线周期大致相同，只是RD/RW，DT/R引脚在相同时序电平相反

2.5.1总线周期

解读：

上图是一个对存储器进行的读操作总线周期

clk作为时钟给其它引脚带来触发信

M/IO作为选择存储器或IO口操作，在T1开始时就设置好

A19~16在T1进行寻址时作为地址输出，在T2开始准备数据时作为状态位

BHE在T1选中数据线高八位作为地址输出，在T2开始无效不用数据高八位传输

A15~0在T1做地址输出，在T2开始作数据输出

ALE作为地址锁存信 ，在T1时刻有效，T2开始无效

RD在本周期为存储器读信 ，在T1地址输出后T2开始有效，存储器准备数据，即将通过数据传送器输入到8086

DT/R代表的是数据传送器的读写，在T1开始就可以设置为读

DEN代表数据传送器是否有效，在T2开始有效，在T4的下降沿后开始无效（T4下降沿cpu读入数据）

READY表示T2开始数据是否准备好，如果在T3到T4的上升沿检测到数据没有准备好，则插入一个等待周期Tw

333.

操作指令：

数据传送指令：

mov，push，pop，in，out，lea，

xchg dest,src:dest与src可以同为寄存器操作数，或寄存器和存储器

xlat table：查表指令，表首址放在bx中，需要查找的序 放在al中，查找结果放在al中

算数运算指令：

add，adc，sub，sbb，inc，dec

mul src：当src为字节时，结果放在ax，当src为字时，结果放在dx和ax，src常用寄存器或内存数据

imul src：在mul的基础上变为有符 数的乘法

div  src：src为寄存器操作数或存储器数据，当src为字节时，ax/src结果的商放在ax低位，余数放在ax的高位；当src为字时，（dx，ax）/src的商放在ax，余数放在dx

idiv src：在div的基础上将除数和被除数看作有符 数

aaa：非压缩bcd码调整指令，用在adc或add之后，对加法操作后在al的数据进行校正使其任然符合非压缩bcd码格式，十位在ah，个位在al，显然校正后的数应该小于19

daa：压缩的bcd码调整指令，用在adc和add之后，对al中的两个bcd码进行压缩bcd码的校正，结果应小于100；

aas：减法的非压缩bcd码校正，同样是对al进行校正

das：减法的压缩bcd码校正，同样是对al进行校正

aam：对乘法非压缩bcd码校正，同样对al进行校正，但校正后结果高位在ah，低位在al中

aad：对除法的非压缩bcd码进行校正，但是用在除法运算之前，对除数和被除数进行校正

cbw：将al中的符 位扩张到ah中，从字节数变成字数

cwd：将ax中的符 位扩展到dx中，从字数变成双字数

位操作指令：and，xor，or，not，test

shr，shl，sal，sar，ror，rol，ror，rcr，rcl当移动数大于一时，要把移动位数放在cl中

串操作：movsb/sw

scasb/sw src：关键字src必须放在ax或al中，查找es：di中的数据

cmpsb/sw

lodsb/sw

stosb/sw将al或ax中的数传递给es：di

子程序调用指令：

ah=1，7：输入字符放在al中

ah=2：输出字符放在dl中，输出的字符放在dl中

ah=9：输出字符串，以$为结尾，开始位置在dx指出

第五章 存储器系统

存储器是存储微型计算机时使信息（程序和数据）的 部件，正是因为有了存储器，计算机才有信息记忆功能。越靠近 CPU的存储器速度越快量越

存储器分类

按存取速度和在计算机系统中的地位分类

⑴ 内部存储器：习惯上 称为主存，内存。内部存储器通常和系统总线相连。细分 为：

内部CACHE：的指令或数据缓冲区。

外部CACHE：存储器的速度快，介于内部CACHE和
主存之间的缓冲区。

主存储器：计算机系统主要使空间。要求速度快