第一步，在你自己的project下例化一个DDR3的ip。例化完成之后，如下图：

第三步，就是点击这个open_ip_example_design .vivado会开始新建一个project .过程不表~。结果如图

此处分割线———————————————————————-
为了找到流程，第一步在project里面找到sim.do文件。

vlib work

Map the required libraries here

vmap unisims_ver

vmap unisim

vmap secureip

Compile all modules

vlog ../../../sources_1/imports/rtl/*.v
vlog -incr ../../../sources_1/imports/rtl/traffic_gen/*.v
vlog ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/mig_7series_0.v
vlog ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/mig_7series_0_mig_sim.v
vlog -incr ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/clocking/*.v
vlog -incr ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/controller/*.v
vlog -incr ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/ecc/*.v
vlog -incr ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/ip_top/*.v
vlog -incr ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/phy/*.v
vlog -incr ../../../sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/ui/*.v
这段代码干什么用的呢/p>

vlib work ,刚才截图里说了，是用来在当前目录下建一个work文件夹
至于为毛能建立伙百度一下。

vlog ….
vlog….
vlog….
这几行的是编译对应目录下的.v文件
剩下的基本上就是一样的。编译

Compile files in sim folder (excluding model parameter file)

$XILINX variable must be set

vlog -incr $env(XILINX_VIVADO)/data/verilog/src/glbl.v
vlog wiredly.v
vlog sim_tb_top.v

这里的glbl.v文件是哪里的呢个文件是在vivado安装路径里面。我们需要copy过来。然后把语句改一下。不然你就要去设置XILINX_VIVADO 的环境变量。我一开始是 错了。所以还是改了吧
改成如下的
vlog ./glbl.v

do 文件需要修改的就这么多。没什么修改的。

是不是到此就可以了呢！too native too simple
这里我们需要一个modelsim.ini文件。这个文件是干啥的呢/p>

是vivado仿真库里的环境变量！！！
这个文件必须要，不然找不到相应的编译库。根本就无法编译。
我们把这个文件copy过来。基本上就可以了。

这次就直接在modelsim里面，change directory到当前目录。然后直接输入do sim.do。就等着运行结束，出结果吧。