8位加减发器设计（74181）

简单说一下题目：

熟悉计算机的加、减法运算的原理和硬件电路的实现，掌握带符 加减法的溢出方法判断和硬件电路的实现方法。
1、输入数据为原码，其中高1位为符 位，低7位为数据位，运
算结果需要转换为原码表示。
2、具有进位信 输入，输出能力，溢出判断能力。
3、通过功能选择控制信 M选择运算功能，M =0，加法运算，M=1,进行减法运算。
4、用数码管显示两个输入数据和运算结果。用发光二极管显示溢出与否，绿灯表示未溢出，红灯表示溢出。

要求

1、在multisim上进行电路设计及仿真
2、输入、输出数码显示正确，另外溢出指示正确
3、结果验证，选择四组数据依次验证:结果为正不溢出、结果为负不溢出、结果正溢出和结果负溢出四种情况
个人感觉刚读完题有点懵，没听过这位老的讲的课谁能看懂什么意思……每个人看到这个题的第一反应应该是分类，加法有几种情况，减法有几种情况，但是这种情况你就陷入了误区，这时候你应该问一下小伙伴学的课本，大概那个章节，重新学习一下（反正我是栽了跟头以后，要了他们的课本，看了几个例题就知道他们老师想干什么了）：.

图2-1 加减运算原理框图
br> 第3章 基本单元电路的设计
3.1 单元电路设计
3.1.1 单元电路原理1/指令1微程序设计
被加数和加数或被减数和减数的各位能同时并行到达各位的输入端，而加减法器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和或相减的差都与本位进位输入有关，所以，最高位必须等到各低位全部相加或相减完成并送来进位信 之后才能产生运算结果。显然，这种加减法器运算速度较慢，而且位数越多，速度就越低。 为了提高加减法器的运算速度,必须设法减小或去除由于进位信 逐级传送所花的时间, 使各位的进位直接由加数和被加数或被减数和减数来决定，而不需依赖低位进位。根据这一思想设计的加减法器称为超前进位(又称先行进位)二进制并行加减法器。对于8位的二进制加法,相关的有五个的量: 1、被加数A, 2、被加数B，3、前一位的进位CIN, 4、此位二数相加的和S，5、此位二数相加产生的进位COUT。前三个量为输入量,后两个量为输出量，五个量均为8位。对于8位的二进制减法也有相关的有五个的量: 1、被减数A, 2、减数B，3、前一位的进位CIN, 4、此位二数相加的差S，5、此位二数相加产生的进位COUT。前三个量为输入量,后两个量为输出量，五个量均为8位。一种自然的想法就是将1位的二进制加减法重复8次(即逐位进位加法器)。这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算;第3位必须在第2位计算出结果后，才能开始计算，等等。而最后的第8位必须在前7位全部计算出结果后，才能开始计算。

图3-2 全加器

3.2 章节小结
通过对8位加减法器各模块逻辑部件的分析、设计，了解到各模块的功能与具体实现方法，加深了对这部分内容知识的理解，能够根据真值表推出逻辑表达式，再由逻辑表达式设计出电路图。巩固了这学期所学的内容，加深了对这个课程设计相关内容的理解，使我们受益良多。
br> 第4章 仿真测试
4.1单元电路1仿真测试/指令1测试
一、8位二进制加法
1.把A1和A2向下拉

图4-2
二、8位二进制减法
1.把A1至A4向下拉

图4-4
4.2单元电路2仿真测试/指令2测试
一、8位二进制加法溢出
1.把A1至A8全部向下拉

图4-6
二、8位二进制减法溢出
1.把A1和A2向下拉

图4-8
4.3总电路仿真测试/整体指令功能测试
经过编程和设计，8位加减法器的功能已经完善了，可以运算两个8位二进制数的相加或相减。

二、8位二进制减法结果

二、8位二进制减法结果溢出

5.3 电路改进/微程序改进
本来想运用逻辑门，但是因为逻辑门存在但是由于逻辑门本身的电压降，搭建出来的有80%的可能是仿真不通过，还有我把74283运算器改成了74181运算器。
5.4 章节小结
通过对仿真结果的分析，对照理论结果，发现两者一致，说明电路的输出正确，能够进行逻辑运算和算术运算。学会了通过仿真软件来验证理论分析的结果。